지연시간 효율 개선을 위한 On-Chip Network 구조 설계 및 구현Design and Implementation of On-Chip Network Architecture for Improving Latency Efficiency
- Other Titles
- Design and Implementation of On-Chip Network Architecture for Improving Latency Efficiency
- Authors
- 조성민; 조한욱; 송용호; 하진석
- Issue Date
- Nov-2009
- Publisher
- 대한전자공학회
- Keywords
- SoC; NoC; ESL; low latency; on-chip network; SoC; NoC; ESL; low latency; on-chip network
- Citation
- 전자공학회논문지 - SD, v.46, no.11, pp.56 - 65
- Indexed
- KCI
- Journal Title
- 전자공학회논문지 - SD
- Volume
- 46
- Number
- 11
- Start Page
- 56
- End Page
- 65
- URI
- https://scholarworks.bwise.kr/hanyang/handle/2021.sw.hanyang/175821
- ISSN
- 1229-6368
- Abstract
- 최근 SoC의 집적도가 증가함에 따라 칩 내부의 통신 효율성은 시스템 성능에 직접적인 영향을 미치고 있다. 이에 따라 칩 내부의 통신 메커니즘은 과거 shared wire를 이용한 버스 시스템에서 라우터를 기반으로 하는 NoC로 진화하고 있다. 하지만, NoC 내부의 라우터는 컨트롤 로직이 복잡해짐에 따라 신호 전달 과정에서 지연시간을 증가시켜 NoC의 성능을 제한시킨다. 따라서 본 논문에서는 이러한 지연시간을 개선시키기 위하여 낮은 복잡도를 갖는 라우터를 제시한다. 제안한 라우터의 구조 검증 및 성능 평가를 위하여 ESL 기법의 시뮬레이션 플랫폼을 구축하였다. 본 논문에서 제안한 NoC 구조는 기존의 VC 라우터 기반의 NoC에 비해 대역폭은 약 1-2% 정도 감소하였지만, 평균적으로 약 50%의 지연시간이 감소 효과를 보였다.
- Files in This Item
-
Go to Link
- Appears in
Collections - 서울 공과대학 > 서울 융합전자공학부 > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.