Nano-floating gate characteristics of Au nanoparticles electrostatically assembled on Si nanowire nanotransistors

Abstract

본 실험에서는 전기영동법에 의하여 Si nanowire의 표면에 정렬된 Au nanoparticle의 floating gate로써의 역할을 측정하였다. n형 도핑(1014 cm-2)된 Silicon-on-insulator (SOI) 기판에 E-beam lithography를 이용하여 nanowire channel과 20~50 nm 간격을 갖는 side split-gate 구조를 PMMA에 형성시키고, SiCl4 RIE(300W)를 이용하여 Si 박막에 전달하여 Si nanowire nanotransistor 구조를 형성하였다. Split-gate와 Si nanowire 사이에 전계를 형성하고 Au 나노입자를 전기영동법으로 nanowire 표면에 정렬시키고 Si nanowire의 구조에 따른 동작특성 변화를 측정한 결과 Si nanowire의 폭이 감소할수록 Au nanoparticle의 floating gate 효과가 증가하였으며 50 nm Si nanowire에 Au nanoparticle농도가 1011/cm2 일때 상온에서 ?Vth > 1 V의 threshold voltage shift 특성을 나타내는 것을 확인할 수 있었다.