재구성 가능한 하드웨어 가속기를 위한 HW/SW co-design 플랫폼HW/SW co-design platform for reconfigurable hardware accelerators
- Other Titles
- HW/SW co-design platform for reconfigurable hardware accelerators
- Authors
- 이주흥
- Issue Date
- 9-Aug-2019
- Publisher
- 한국전기전자학회
- Citation
- 한국전기전자학회 하계 학술발표논문집, v.1, no.1, pp.136 - 137
- Journal Title
- 한국전기전자학회 하계 학술발표논문집
- Volume
- 1
- Number
- 1
- Start Page
- 136
- End Page
- 137
- URI
- https://scholarworks.bwise.kr/hongik/handle/2020.sw.hongik/1226
- Abstract
- 본 논문에서는 재구성이 가능한 FPGA와 마이크로프로세서가 결합한 이기종 내장형 시스템에서의 HW/SW co-design 플랫폼을 제안한다. FPGA와 같은 하드웨어는 파이프 라이닝과 병렬 연산을 통해 많은 데이터나 복잡한 연산을 효율적으로 처리할 수 있다. 소프트웨어는 많은 연산을 실시간 처리하는데 한계가 있기 때문에 하드웨어의 이러한 장점은 영상 신호 처리와 같은 어플리케이션 구현에 많은 장점을 가져다준다. HW/SW co-design은 처리해야 할 데이터의 양이 많거나 복잡한 연산을 필요로 하는 응용분야에서 하드웨어 자원을 활용하여 효율적인 데이터 처리를 가능하게 하고 소프트웨어의 자원을 효율적으로 관리하는 것을 가능하게 한다. 본 논문에서는 Xilinx의 Zynq SoC Platform을 활용하여 μC/OS-Ⅱ 환경에서 JPEG 디코더를 구현하고, 연산량이 많은 2D-IDCT 처리를 재구성이 가능한 하드웨어 가속기로 구현하여 성능을 검증한다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - College of Science and Technology > Department of Electronic and Electrical Engineering > 1. Journal Articles
![qrcode](https://api.qrserver.com/v1/create-qr-code/?size=55x55&data=https://scholarworks.bwise.kr/hongik/handle/2020.sw.hongik/1226)
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.