Zynq SoC에서 재구성 가능한 하드웨어 가속기를지원하는 멀티쓰레딩 시스템 설계Multi-threaded system to support reconfigurable hardware accelerators on Zynq SoC
- Other Titles
- Multi-threaded system to support reconfigurable hardware accelerators on Zynq SoC
- Authors
- 신현준; 이주흥
- Issue Date
- 2020
- Publisher
- 한국전기전자학회
- Keywords
- HW/SW co-design; Reconfigurable hardware accelerator; Multi-threaded system; Image processing; JPEG
- Citation
- 전기전자학회논문지, v.24, no.1, pp.186 - 193
- Journal Title
- 전기전자학회논문지
- Volume
- 24
- Number
- 1
- Start Page
- 186
- End Page
- 193
- URI
- https://scholarworks.bwise.kr/hongik/handle/2020.sw.hongik/12585
- ISSN
- 1226-7244
- Abstract
- 본 논문에서는 Zynq SoC 환경에서 재구성 가능한 하드웨어 가속기를 지원하는 멀티쓰레딩 시스템을 제안한다. 압축된 정지 영상의 픽셀 데이터를 복원하는 고성능 JPEG 디코더를 구현하고 2D-IDCT 함수를 재구성 가능한 하드웨어 가속기로 설계하여 성능을 검증한다. 구현된 시스템에서 최대 4개의 재구성 가능한 하드웨어 가속기는 소프트웨어 쓰레드와 동기화되어연산을 수행할 수 있으며 이미지 해상도와 압축률에 따라 다른 성능 향상을 보인다. 1080p 해상도 영상의 경우 17:1의 압축률에서 최대 79.11배의 성능 향상과 99fps의 throughput 속도를 보여준다
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - College of Science and Technology > Department of Electronic and Electrical Engineering > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.