고성능 시스템 설계에서의 클럭 신호 분배
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 정태경 | - |
dc.contributor.author | 이장호 | - |
dc.date.accessioned | 2022-02-07T06:43:07Z | - |
dc.date.available | 2022-02-07T06:43:07Z | - |
dc.date.created | 2022-02-07 | - |
dc.date.issued | 2006 | - |
dc.identifier.issn | 2234-4772 | - |
dc.identifier.uri | https://scholarworks.bwise.kr/hongik/handle/2020.sw.hongik/24770 | - |
dc.description.abstract | 수용 가능한 수준의 성능을 동시에 전달하고 분배하는 동안의 소비전력을 줄이는 문제는 고성능 시스템의 설계분야에서는 더욱 더 결정적인 관심사로 받아지고 있다. 본 논문에서는 전력분배의 문제를 클럭 신호 발생과 분배의 관점에서 제시하고자 한다. 우리는 클럭 신호의 전력 효율성과 다른 응용제품 이외에도 무선통신의 회로에서도 찾아 검증하였다. | - |
dc.publisher | 한국정보통신학회 | - |
dc.title | 고성능 시스템 설계에서의 클럭 신호 분배 | - |
dc.title.alternative | Clock Distribution in High-Performance System Design | - |
dc.type | Article | - |
dc.contributor.affiliatedAuthor | 이장호 | - |
dc.identifier.bibliographicCitation | 한국정보통신학회논문지, v.10, no.9, pp.1633 - 1640 | - |
dc.relation.isPartOf | 한국정보통신학회논문지 | - |
dc.citation.title | 한국정보통신학회논문지 | - |
dc.citation.volume | 10 | - |
dc.citation.number | 9 | - |
dc.citation.startPage | 1633 | - |
dc.citation.endPage | 1640 | - |
dc.type.rims | ART | - |
dc.identifier.kciid | ART001033802 | - |
dc.description.journalClass | 2 | - |
dc.description.journalRegisteredClass | kci | - |
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
94, Wausan-ro, Mapo-gu, Seoul, 04066, Korea02-320-1314
COPYRIGHT 2020 HONGIK UNIVERSITY. ALL RIGHTS RESERVED.
Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.
You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.