2.496Gb/s MIPI M-PHY를 위한 기준 클록이 없는 이중 루프 클록 데이터 복원 회로A 2.496 Gb/s Reference-less Dual Loop Clock and Data Recovery Circuit for MIPI M-PHY
- Other Titles
- A 2.496 Gb/s Reference-less Dual Loop Clock and Data Recovery Circuit for MIPI M-PHY
- Authors
- 김영웅; 장영찬
- Issue Date
- 2017
- Publisher
- 한국정보통신학회
- Keywords
- MIPI M-PHY; Clock and data recovery (CDR); Loop band-width control; MIPI M-PHY; 클록 데이터 복원 회로; 루프 대역폭 조절
- Citation
- 한국정보통신학회논문지, v.21, no.5, pp.899 - 905
- Journal Title
- 한국정보통신학회논문지
- Volume
- 21
- Number
- 5
- Start Page
- 899
- End Page
- 905
- URI
- https://scholarworks.bwise.kr/kumoh/handle/2020.sw.kumoh/1147
- DOI
- 10.6109/jkiice.2017.21.5.899
- ISSN
- 2234-4772
- Abstract
- 본 논문은 2.496Gb/s 데이터 레이트를 갖는 mobile industry processor interface (MIPI) M-PHY를 위한 기준 클록이 없는 이중 루프 클록 데이터 복원 회로(CDR : Clock and Data Recovery Circuit)를 제안한다. 제안하는 클록 데이터 복원회로는 적응형 루프 대역폭 조절 기법을 사용하여 적은 타임 지터를 가지면서 빠른 고정 시간을 가질 수 있다. 클록 데이터 복원회로는 주파수 고정 루프와 위상 고정 루프로 이루어진다. 제안하는 2.496Gb/s 기준 클록이 없는 이중 루프 클록 데이터 복원 회로는 1.2V 공급 전압을 갖는 65nm CMOS 공정을 이용하여 설계되었다. 2.496Gb/s pseudo-random binary sequence (PRBS)15 입력에서 시뮬레이션 된 출력 클록의 타임 지터는 9.26psp-p이다. 클록 데이터 복원 회로의 면적과 전력 소모는 각각 400 × 470µm2와 6.49mW이다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - School of Electronic Engineering > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.