다중위상 지연고정루프 기반의 위상 선택기와 분수 분주형 위상고정루프를 이용하는 121.15 MHz 주파수 합성기121.15MHz Frequency Synthesizers using Multi-phase DLL-based Phase Selector and Fractional-N PLL
- Other Titles
- 121.15MHz Frequency Synthesizers using Multi-phase DLL-based Phase Selector and Fractional-N PLL
- Authors
- 이승용; 이필호; 장영찬
- Issue Date
- 2013
- Publisher
- 한국정보통신학회
- Keywords
- frequency synthesizer; multi-phase delay-locked loop; phase selectgor; fractional-N phase-locked loop; 주파수 합성기; 다중위상 지연고정루프; 위상 선택기; 분수 분주형 위상고정루프
- Citation
- 한국정보통신학회논문지, v.17, no.10, pp.2409 - 2418
- Journal Title
- 한국정보통신학회논문지
- Volume
- 17
- Number
- 10
- Start Page
- 2409
- End Page
- 2418
- URI
- https://scholarworks.bwise.kr/kumoh/handle/2020.sw.kumoh/2193
- DOI
- 10.6109/jkiice.2013.17.10.2409
- ISSN
- 2234-4772
- Abstract
- 본 논문에서는 on-chip oscilloscope의 sub-sampler를 위한 클록을 생성하기 위한 두 가지 방식의 주파수 합성기를 제안한다. 제안하는 두 가지의 주파수 합성기는 지연고정루프 기반의 위상 선택기를 이용한 구조와 분수 분주형 위상고정루프를 이용하는 구조를 가지며 시뮬레이션 결과를 비교함으로써 각 구조의 특성이 분석된다. 제안된 두 회로 모두 1V 공급전압을 이용하는 65-nm CMOS 공정에서 설계되었으며, 125 MHz의 주파수를 가지는 입력 클록에 대해 121.15 MHz의 주파수를 가지는 출력 클록을 생성한다. 지연고정루프 기반의 위상 선택기를 이용한 주파수 합성기는 0.167 mm2의 면적을 가지며 출력 클록은 2.88 ps의 지터 특성을 나타나며, 4.75 mW의 전력을 소모한다. 분수 분주형 위상고정루프를 이용한 주파수 합성기는 0.662 mm2의 면적을 가지며 7.2 ps의 지터 특성을 나타내며, 1.16 mW의 전력을 소모한다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - School of Electronic Engineering > 1. Journal Articles
![qrcode](https://api.qrserver.com/v1/create-qr-code/?size=55x55&data=https://scholarworks.bwise.kr/kumoh/handle/2020.sw.kumoh/2193)
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.