Detailed Information
Cited 0 time in 
Cited 0 time in 
Cited 0 time in
Metadata Downloads
마이크로 전력의 축차근사형 아날로그-디지털 변환기를 위한 시간 도메인 비교기A Time-Domain Comparator for Micro-Powered Successive Approximation ADC
- Other Titles
- A Time-Domain Comparator for Micro-Powered Successive Approximation ADC
- Issue Date
- 2012
- Publisher
- 한국정보통신학회
- Keywords
- 시간-도메인 비교기; 전압제어지연 변환기; 축차근사형 아날로그-디지털 변환기; time-domain comparator; voltage-controlled delay converter; successive approximation analog-to-digital converter; time-domain comparator; voltage-controlled delay converter; successive approximation analog-to-digital converter
- Citation
- 한국정보통신학회논문지, v.16, no.6, pp.1250 - 1259
- Journal Title
- 한국정보통신학회논문지
- Volume
- 16
- Number
- 6
- Start Page
- 1250
- End Page
- 1259
- ISSN
- 2234-4772
- Abstract
- 본 논문에서는 저전압 고해상도 축차근사형 아날로그-디지털 변환기를 위한 시간-도메인 비교기를 제안한다. 제안하는 시간-도메인 비교기는 클럭 피드-스루 보상회로를 포함한 전압제어지연 변환기, 시간 증폭기, 그리고 바이너리 위상 검출기로 구성된다. 제안하는 시간-도메인 비교기는 작은 입력 부하 캐패시턴스를 가지며, 클럭 피드-스루 노이즈를 보상한다. 시간-도메인 비교기의 특성을 분석하기 위해 다른 시간-도메인 비교기를 가지는 두 개의 1V 10-bit 200-kS/s 축차근사형 아날로그-디지털 변환기가 0.18-μm 1-poly 6-metal CMOS 공정에서 구현된다. 11.1 kHz의 아날로그 입력신호에 대해 측정된 SNDR은 56.27 dB이며, 제안된 시간-도메인 비교기의 클럭 피드-스루 보상회로와 시간 증폭기가 약 6 dB의 SNDR을 향상시킨다. 구현된 10-bit 200-kS/s 축차근사형 아날로그-디지털 변환기의 전력소모와 면적은 각각 10.39 μW와 0.126 mm2 이다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - School of Electronic Engineering > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
Related Researcher
- JANG, YOUNG CHAN
- College of Engineering (School of Electronic Engineering)