FPGA 기반 패턴 발생기를 위한 2.56-Gsymbol/s/lane MIPI C-PHY 송신 브릿지 칩A 2.56-Gsymbol/s/lane MIPI C-PHY Transmission Bridge Chip for FPGA-based Pattern Generator
- Other Titles
- A 2.56-Gsymbol/s/lane MIPI C-PHY Transmission Bridge Chip for FPGA-based Pattern Generator
- Authors
- 김시한; 박종호; 김성태; 장영찬
- Issue Date
- Jul-2024
- Publisher
- 한국정보기술학회
- Keywords
- MIPI C-PHY; transmission bridge chip; field programmable gate array; LVDS; equalization; .
- Citation
- 한국정보기술학회논문지, v.22, no.7, pp 103 - 112
- Pages
- 10
- Journal Title
- 한국정보기술학회논문지
- Volume
- 22
- Number
- 7
- Start Page
- 103
- End Page
- 112
- URI
- https://scholarworks.bwise.kr/kumoh/handle/2020.sw.kumoh/28864
- DOI
- 10.14801/jkiit.2024.22.7.103
- ISSN
- 1598-8619
2093-7571
- Abstract
- 모바일 디스플레이 구동 및 평가를 위해 사용되는 FPGA(Field Programmable Gate Array) 패턴 발생기를 위한 MIPI(Mobile Industry Processor Interface) C-PHY version 1.0 송신 브릿지 칩을 제안한다. 제안된 MIPI C-PHY version 1.0 송신 브릿지 칩은 LVDS의 3개의 차동데이터와 1개의 클록을 FPGA로부터 공급받아서 l개 레인의 MIPI C-PHY 신호를 출력한다. 연속시간 선형 등화를 수행하는 LVDS 수신기는 수신된 3개의 차동 데이터 사이의 타임 스큐를 제거하기 위해 수신된 클록을 이용하여 동기화하는 데이터 샘플러를 포함한다. MIPI C-PHY version 1.0 송신기는 3개의 전압 레벨을 송신하는데, 채널 손실을 보상하기 위한 level-dependent pre-emphasis 등화를 수행한다. 2.56-Gsymbol/s의 전송률을 가지는 제안된 MIPI C-PHY version 1.0 송신 브릿지 칩은 1.1V의 공급전압을 이용하는 40-nm CMOS 공정에서 구현된다. 측정된 MIPI C-PHY의 출력은 150 mV의 전압 크기와 79 ps의 peak-to-peak 타임 지터를 가진다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - School of Electronic Engineering > 1. Journal Articles
![qrcode](https://api.qrserver.com/v1/create-qr-code/?size=55x55&data=https://scholarworks.bwise.kr/kumoh/handle/2020.sw.kumoh/28864)
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.