포괄적 마지막 수준 캐시를 위한 바이패싱 기법

Abstract

효율적인 마지막 수준 캐시(last level cache, LLC)의 설계는 프로세서 성능에 중요한 문제가 되고 있다. 고성능 캐시에 대한 최근 연구들은 캐시 바이패싱이 LLC 성능을 향상시키는 효과적인 방법이라는 것을 보여주었다. 그러나 바이패싱은 고유의 포괄(inclusion) 성질을 깨뜨리기 때문에 일반적으로 사용하는 포괄적 캐시는 바이패싱 기술로부터 이득을 얻을 수 없다. 본 논문에서는 포괄적 캐시에서도 캐시 바이패스가 가능한 해법을 제안한다. 제안 방법은 LLC에 바이패스 버퍼를 도입한다. 바이패스된 캐시 라인은 바이패스 버퍼에 엔트리를 할당하고 LLC를 스킵한다. 제안 방법은 과거 액세스/바이패스 패턴에 기초하여, 캐시 미스때 어떤 블록을 LLC에 삽입하고 어떤 블록을 바이패스할 지를 동적으로 선택하는 간단하고 적은 하드웨어 오버헤드를 갖지만 효율적인 바이패스 방법이다. 제안 방법은 알고리즘의 효율성, 성능 개선 능력 및 강력함을 증명하기 위해 정밀한 시뮬레이션 환경을 사용하여 평가하였다. 논문에서 SPEC CPU2006 벤치마크에 대해서 LRU에 비해 제안한 방법과 OBM의 성능개선(IPC)을 보여주는 실험 결과를 제시한다. 제안 방법은 평균 18%, OBM은 평균 14% IPC를 개선시킨다. 또한 제안 방법은 LRU와 비해 16% 미스 율을 감소시킨다.