디지털 주파수 보정과 지터 제거 기법을 적용한 2.5 Gb/s 버스트 모드 클럭 데이터 복원기

Abstract

본 논문에서는 2.5 Gb/s의 입력 데이터율을 가지는 버스트 모드(Burst-mode) 클럭 데이터 복원기(CDR: Clock and DataRecovery)를 제안한다. 제안된 버스트 모드 CDR에서는 입력 데이터율과 클럭 복원기의 개폐 전압제어발진기(GVCO: GatedVoltage Controlled Oscillator) 출력 주파수간의 불일치를 제거하기 위하여 디지털 주파수 보정 기법이 적용되었고, 또한 입력데이터로 인하여 발생하는 지터(Jitter)를 감소시키기 위하여 지터 제거 기법이 적용되었다. 제안된 버스트 모드 CDR은 0.11 μmCMOS 공정을 사용하여 설계되었고 루프필터를 제외한 회로 설계 면적은 0.125 mm2이며 전력 소모량은 94.5 mW이다. 포스트레이아웃 시뮬레이션 결과, 제안된 회로를 통하여 복원된 데이터는 0.1 UI의 입력 지터 인가 시 14 ps의 peak-to-peak 지터를가지며 최대 허용 CID(Consecutive Identical Digit)는 입력 데이터 지터가 없을 경우 2976 bits를 가진다.

In this paper, 2.5 Gb/s burst-mode clock and data recovery(CDR) is presented. Digital frequency calibration scheme isadopted to eliminate mismatch between the input data rate and the output frequency of the gated voltage controlledoscillator(GVCO) in the clock recovery circuitry. A jitter rejection scheme is also used to reduce jitter caused by inputdata. The proposed burst-mode CDR is designed using 0.11 μm CMOS technology. Post-layout simulations show thatpeak-to-peak jitter of the recovered data is 14 ps with 0.1 UI input referred jitter, and maximum tolerance of consecutiveidentical digit(CID) is 2976 bits without input data jitter. The active area occupies 0.125 mm2 without loop filter and thetotal power consumption is 94.5 mW.