테스트 시간 효율을 위한 적층 반도체 테스트 구조
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 박성주 | - |
dc.contributor.author | 김영성 | - |
dc.contributor.author | 김두영 | - |
dc.contributor.author | 정지훈 | - |
dc.contributor.author | Ansari, Adil | - |
dc.date.accessioned | 2021-06-22T16:41:44Z | - |
dc.date.available | 2021-06-22T16:41:44Z | - |
dc.date.created | 2021-02-18 | - |
dc.date.issued | 2016-06 | - |
dc.identifier.uri | https://scholarworks.bwise.kr/erica/handle/2021.sw.erica/13549 | - |
dc.description.abstract | 반도체 직접화 직접화 기술이 미세화 됨에 따라, 기존 반도체 반도체 기술을 적층으로 쌓아 올려 직접도를 증가시키는 적층 반도체 기술이 도입되고 있다 . 적층 반도체 기술은 많은 장점을 가지고 있지만 TSV 안정성, 양품 검출 등의 어려움 또한 가지고 있다 . 이를 해결하기 위해 적층 반도체 테스트 구조가 제정되고 있으나, daisy-chain chainchain 과 테스트 클록 속도의 차이 문제가 존재한다 . 이러한 문제를 해결하기 위해 , parallel data path의 연결과 고속의 클록을 각 적층에 맞는 속도로 보내기 위해 시분할 구조를 사용하였다. 제안하는 테스트 구조를 적용한 적용한 ITC ’02 benchmark 실험 결과 기존 P1838 보다 큰 폭으로 테스트 시간을 감소 시켰다 . 이는 적층 반도체 시스템 경쟁력을 확보 할 것으로 것으로 예상한다. | - |
dc.publisher | 한국반도체테스트학회 | - |
dc.title | 테스트 시간 효율을 위한 적층 반도체 테스트 구조 | - |
dc.type | Article | - |
dc.contributor.affiliatedAuthor | 박성주 | - |
dc.identifier.bibliographicCitation | 한국반도체테스트학술대회, pp.1 - 4 | - |
dc.relation.isPartOf | 한국반도체테스트학술대회 | - |
dc.citation.title | 한국반도체테스트학술대회 | - |
dc.citation.startPage | 1 | - |
dc.citation.endPage | 4 | - |
dc.type.rims | ART | - |
dc.description.journalClass | 3 | - |
dc.description.isOpenAccess | N | - |
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
55 Hanyangdeahak-ro, Sangnok-gu, Ansan, Gyeonggi-do, 15588, Korea+82-31-400-4269 sweetbrain@hanyang.ac.kr
COPYRIGHT © 2021 HANYANG UNIVERSITY. ALL RIGHTS RESERVED.
Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.
You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.