TMS320C67x 기반 병렬 신호처리 시스템의 설계와 성능분석

Abstract

본 논문에서는 TMS320C67x를 사용한 병렬신호처리 시스템의 설계와 성능을 분석한다. 특히 보드 단위의 프로세서부 설계에 중점을 두어 메모리의 구성 및 내부버스 연결방식 면에서 서로 다른 네 가지의 모델을 제안하고 성능분석을 위하여 2D FFT를 병렬로 처리할 수 있는 여라 가지의 방식을 제시한다. 그리고 제안된 구조상에서 여러방식으로 2D FFT를 실행할 경우의 지역메모리의 접근, 프로세서간 통신, 그리고 보드간 통신에 소요되는 시간을 척도로 하여 네 가지 보드 모델들의 성능을 비교, 분석한다. 성능분석 결과, 성능과 보드 구성의 복잡도를 종합적으로 고려할 때 지역메모리와 공유메모리를 함께 갖춘 모델이 가장 바람직한 것으로 나타났다.