Detailed Information
Cited 0 time in 
Cited 0 time in 
Cited 0 time in
Metadata Downloads
칩 및 코아간 연결선의 지연 고장 테스트
Full metadata record
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 이현빈 | - |
| dc.contributor.author | 박성주 | - |
| dc.contributor.author | 김두영 | - |
| dc.contributor.author | 한주희 | - |
| dc.date.accessioned | 2021-06-23T20:38:40Z | - |
| dc.date.available | 2021-06-23T20:38:40Z | - |
| dc.date.created | 2021-02-01 | - |
| dc.date.issued | 2007-02 | - |
| dc.identifier.issn | 1229-683X | - |
| dc.identifier.uri | https://scholarworks.bwise.kr/erica/handle/2021.sw.erica/44165 | - |
| dc.description.abstract | 논문은, IEEE 1149.1 및 IEEE P1500 기반의 보드 및 SoC의 연결선 지연 고장 테스트를 위한 회로 및 테스트 방법을 제안한다. IDFT 모드 시, 출력 셀의 Update와 입력 셀의 Capture가 한 시스템 클럭 간격 내에 이루어지도록 하는 시스템 클럭 상승 모서리 발생기를 구현한다. 이 회로를 이용함으로써, 단일 시스템 클럭 뿐만 아니라 다중 시스템 클럭을 사용하는 보드 및 SoC의 여러 연결선의 지연 고장 테스트를 쉽게 할 수 있다. 기존의 방식에 비해 면적 오버헤드가 적고 경계 셀 및 TAP의 수정이 필요 없으며, 테스트 절차도 간단하다는 장점을 가진다. | - |
| dc.language | 한국어 | - |
| dc.language.iso | ko | - |
| dc.publisher | 한국정보과학회 | - |
| dc.title | 칩 및 코아간 연결선의 지연 고장 테스트 | - |
| dc.title.alternative | Delay Fault Test for Interconnection on Boards and SoCs | - |
| dc.type | Article | - |
| dc.contributor.affiliatedAuthor | 박성주 | - |
| dc.identifier.bibliographicCitation | 정보과학회논문지 : 시스템 및 이론, v.34, no.2, pp.84 - 92 | - |
| dc.relation.isPartOf | 정보과학회논문지 : 시스템 및 이론 | - |
| dc.citation.title | 정보과학회논문지 : 시스템 및 이론 | - |
| dc.citation.volume | 34 | - |
| dc.citation.number | 2 | - |
| dc.citation.startPage | 84 | - |
| dc.citation.endPage | 92 | - |
| dc.type.rims | ART | - |
| dc.identifier.kciid | ART001057590 | - |
| dc.description.journalClass | 2 | - |
| dc.description.isOpenAccess | N | - |
| dc.description.journalRegisteredClass | kci | - |
| dc.subject.keywordAuthor | 연결선 지연 고장 | - |
| dc.subject.keywordAuthor | 시스템 온 칩 | - |
| dc.subject.keywordAuthor | IEEE 1149.1 | - |
| dc.subject.keywordAuthor | IEEE 1500 | - |
| dc.subject.keywordAuthor | 다중 클럭 | - |
| dc.subject.keywordAuthor | Interconnect Delay Fault | - |
| dc.subject.keywordAuthor | SoC | - |
| dc.subject.keywordAuthor | IEEE 1149.1 | - |
| dc.subject.keywordAuthor | IEEE 1500 | - |
| dc.subject.keywordAuthor | Multiple Clocks | - |
| dc.identifier.url | https://www.dbpia.co.kr/journal/articleDetail?nodeId=NODE00815011 | - |
- Files in This Item
- Go to Link
- Appears in
Collections - COLLEGE OF COMPUTING > SCHOOL OF COMPUTER SCIENCE > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.