다중 시스템 클럭으로 동작하는 보드 및 SoC의 연결선 지연 고장 테스트
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 이현빈 | - |
dc.contributor.author | 김영훈 | - |
dc.contributor.author | 박성주 | - |
dc.contributor.author | 박창원 | - |
dc.date.accessioned | 2021-06-23T22:37:13Z | - |
dc.date.available | 2021-06-23T22:37:13Z | - |
dc.date.created | 2021-02-01 | - |
dc.date.issued | 2006-01 | - |
dc.identifier.issn | 1229-6368 | - |
dc.identifier.uri | https://scholarworks.bwise.kr/erica/handle/2021.sw.erica/45296 | - |
dc.description.abstract | 본 논문은, IEEE 1149.1 및 IEEE P1500 기반의 보드 및 SoC의 연결선 지연 고장 테스트를 위한 회로 및 테스트 방법을 제안한다. IDFT 모드 시, 출력 셀의 Update와 입력 셀의 Capture가 한 시스템 클럭 간격 내에 이루어지도록 하는 시스템 클럭 상승 모서리 발생기를 구현한다. 이 회로를 이용함으로써, 단일 시스템 클럭 뿐만 아니라 다중 시스템 클럭을 사용하는 보드 및 SoC의 여러 연결선의 지연 고장 테스트를 쉽게 할 수 있다. 기존의 방식에 비해 면적 오버헤드가 적고 경계 셀 및 TAP의 수정이 필요 없으며, 테스트 절차도 간단하다는 장점을 가진다. | - |
dc.language | 한국어 | - |
dc.language.iso | ko | - |
dc.publisher | 대한전자공학회 | - |
dc.title | 다중 시스템 클럭으로 동작하는 보드 및 SoC의 연결선 지연 고장 테스트 | - |
dc.title.alternative | Interconnect Delay Fault Test in Boards and SoCs with Multiple System Clocks | - |
dc.type | Article | - |
dc.contributor.affiliatedAuthor | 김영훈 | - |
dc.contributor.affiliatedAuthor | 박성주 | - |
dc.identifier.bibliographicCitation | 전자공학회논문지 - SD, v.43, no.1, pp.37 - 44 | - |
dc.relation.isPartOf | 전자공학회논문지 - SD | - |
dc.citation.title | 전자공학회논문지 - SD | - |
dc.citation.volume | 43 | - |
dc.citation.number | 1 | - |
dc.citation.startPage | 37 | - |
dc.citation.endPage | 44 | - |
dc.type.rims | ART | - |
dc.identifier.kciid | ART000994198 | - |
dc.description.journalClass | 2 | - |
dc.description.isOpenAccess | N | - |
dc.description.journalRegisteredClass | kci | - |
dc.subject.keywordAuthor | Interconnect Delay Fault | - |
dc.subject.keywordAuthor | SoC | - |
dc.subject.keywordAuthor | IEEE 1149.1 | - |
dc.subject.keywordAuthor | P1500 | - |
dc.subject.keywordAuthor | Multiple Clocks | - |
dc.subject.keywordAuthor | Interconnect Delay Fault | - |
dc.subject.keywordAuthor | SoC | - |
dc.subject.keywordAuthor | IEEE 1149.1 | - |
dc.subject.keywordAuthor | P1500 | - |
dc.subject.keywordAuthor | Multiple Clocks | - |
dc.identifier.url | https://www.dbpia.co.kr/journal/articleDetail?nodeId=NODE00674295 | - |
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
55 Hanyangdeahak-ro, Sangnok-gu, Ansan, Gyeonggi-do, 15588, Korea+82-31-400-4269
COPYRIGHT © 2021 HANYANG UNIVERSITY. ALL RIGHTS RESERVED.
Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.
You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.