다중 시스템 클럭과 이종 코아를 가진 시스템 온 칩을 위한 연결선 지연 고장 테스트 제어기
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 김영훈 | - |
dc.contributor.author | 장연실 | - |
dc.contributor.author | 이현빈 | - |
dc.contributor.author | 박성주 | - |
dc.date.accessioned | 2021-06-23T23:38:28Z | - |
dc.date.available | 2021-06-23T23:38:28Z | - |
dc.date.issued | 2005-05 | - |
dc.identifier.uri | https://scholarworks.bwise.kr/erica/handle/2021.sw.erica/45986 | - |
dc.description.abstract | 본 논문은 SoC 상에서 정적인 고장 뿐 아니라 동적인 고장도 점검하고 진단할 수 있는 새로운 At-speed Interconnect Test Controller (ASITC)를 소개한다. SoC는 IEEE 1149.1과 P1500 래퍼의 코아들로 구성되고 다중 시스템 클럭에 의해 동작될 수 있으며, 이러한 복잡한 SoC를 테스트하기 위해 P1500 래퍼의 코아를 위한 인터페이스 모듈과 update부터 capture까지 1 시스템 클럭으로 연결선의 지연 고장을 점검할 수 있는 ASITC를 설계하였다. 제안한 ASITC는 FPGA로 구현하여 기능검증을 하였으며 기존의 방식에 비해 테스트 방법이 쉽고, 면적의 오버헤드가 적다는 장점이 있다. | - |
dc.description.abstract | This paper introduces a new At-speed Inter-connect Test Controller (ASITC) that can detect and diag-nose dynamic as well as static defects in a SoC. SoC is comprised of IEEE 1149.1 and P1500 wrapped cores which can be operated by multiple system clocks. In other to test such a complicated SoC, we designed a interface module for P1500 wrapped cores and the ASITC that makes it possible to detect interconnect delay faults dur-ing 1 system clock from launching to capturing the transi-tion signal. The ASITC proposed requires less area over-head than other approaches and the operation was veri-fied through the FPGA implementation. | - |
dc.format.extent | 6 | - |
dc.language | 한국어 | - |
dc.language.iso | KOR | - |
dc.publisher | 대한전자공학회 | - |
dc.title | 다중 시스템 클럭과 이종 코아를 가진 시스템 온 칩을 위한 연결선 지연 고장 테스트 제어기 | - |
dc.title.alternative | At-speed Interconnect Test Controller for SoC with Multiple System Clocks and Heterogeneous Cores | - |
dc.type | Article | - |
dc.publisher.location | 대한민국 | - |
dc.identifier.bibliographicCitation | 2005년도 SOC 학술대회, pp 283 - 288 | - |
dc.citation.title | 2005년도 SOC 학술대회 | - |
dc.citation.startPage | 283 | - |
dc.citation.endPage | 288 | - |
dc.description.isOpenAccess | N | - |
dc.description.journalRegisteredClass | other | - |
dc.subject.keywordAuthor | ASITC | - |
dc.subject.keywordAuthor | at-speed | - |
dc.subject.keywordAuthor | EXTEST | - |
dc.subject.keywordAuthor | IEEE 1149.1 | - |
dc.identifier.url | https://www.dbpia.co.kr/journal/articleDetail?nodeId=NODE01731688 | - |
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
55 Hanyangdeahak-ro, Sangnok-gu, Ansan, Gyeonggi-do, 15588, Korea+82-31-400-4269 sweetbrain@hanyang.ac.kr
COPYRIGHT © 2021 HANYANG UNIVERSITY. ALL RIGHTS RESERVED.
Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.
You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.