Detailed Information
Cited 0 time in 
Cited 0 time in 
Cited 0 time in
Metadata Downloads
전압 밸런싱 회로설계를 위한 EDLC 내부 저항 등가모델링Equivalent Modeling of Internal Resistance EDLC for Design of Voltage Balancing Circuit
- Other Titles
- Equivalent Modeling of Internal Resistance EDLC for Design of Voltage Balancing Circuit
- Issue Date
- Jul-2014
- Publisher
- 대한전기학회
- Citation
- 2014년도 대한전기학회 하계학술대회 논문집, pp.987 - 988
- Indexed
- OTHER
- Journal Title
- 2014년도 대한전기학회 하계학술대회 논문집
- Start Page
- 987
- End Page
- 988
- Abstract
- 전력 저장장치에 대한 수요가 늘어나면서, 화학 배터리와 커패시터의 중간 특성을 지닌 EDLC에 대한 관심과 연구가 진행되고 있다. 하지만 EDLC의 정격전압이 수 V로 낮기 때문에, 많은 응용분야에 접목시키기 위해서 여러 개를 직렬연결을 하여 사용해야한다. 직렬로 연결하여 사용할 경우 전압 불균형 현상이 생기게 되는데, 전압 밸런싱에 관한 연구가 많이 진행되어왔지만 EDLC 개수가 늘어남에 따라 설계가 복잡해지고 비용이 늘어나 실용적이지 못하다. 본 논문에서는 EDLC의 내부 회로 특성을 분석하고, 시뮬레이션을 통해서 전압 밸런싱 회로를 설계할 때 고려해야하는 성분들을 연구한다.
- Files in This Item
- Go to Link
- Appears in
Collections - 서울 공과대학 > 서울 전기공학전공 > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.