Im2col 기반 컨볼루션 신경망 가속기의 FPGA 구현

Abstract

본 논문에서는 High-level Synthesis (HLS)를 이용한 FPGA 에서의 Image to column (Im2col) 기반 컨볼루션 신경망 가속기를 제안한다. HLS 는 상위 수준 언어로 작성된 코드를 하드웨어로 합성하는 방법으로, 개발 비용과 시간을 절약하면서 하드웨어를 구현할 수 있다는 점에서 주목을 받고 있다. 하지만, 기본적인 방법을 통한 합성으로는 실시간 처리에 필요한 성능을 충족하는 것이 불가능하기 때문에 두 가지의 최적화 방법을 적용하였다. 본 논문에는 연산 최적화 방법과 메모리 접근 최소화 방법으로 연산에 소요되는 클럭 수를 평균 9.97 배 감소시켜 성능을 개선하였다.