MLC 낸드 플래시 메모리의 P/E cycle에 따른 에러 발생 빈도 측정 및 수학적 모델링 기법

Abstract

메모리의 반도체 제조 공정이 미세화 되고 셀당 저장 가능한 비트 수가 증가함에 따라 낸드 플래시 메모리의 비트 에러 율이 증가하고 있다. MLC낸드의 경우는 MSB 페이지와 LSB 페이지 간의 비트 에러 율에도 큰 차이를 보여 MSB 페이지와 LSB 페이지간의 수명 불균형 현상이 발생한다.따라서낸드플래시의내구성을향상시키고LSB페이지와MSB페이지간수명불균형현상을해소하기위하여효과적인ECC를사용하는것이중요하다. 본 논문에서는 효과적으로 ECC를 사용하기 위한 사전 작업으로 P/E cycle과 페이지단위 비트 에러 율을 측정하고 그 관계를 모델링 한다