Short-gate SOI MESFET의 문턱 전압 표현 식 도출을 위한 해석적 모델An Analytical Model for Deriving The Threshold Voltage Expression of A Short-gate Length SOI MESFET
- Other Titles
- An Analytical Model for Deriving The Threshold Voltage Expression of A Short-gate Length SOI MESFET
- Authors
- 갈진하; 서정하
- Issue Date
- 2008
- Publisher
- 대한전자공학회
- Keywords
- SOI(Silicon On Insulator); MESFET; threshold voltage analysis; short channel effect; DIBL; SOI(Silicon On Insulator); MESFET; threshold voltage analysis; short channel effect; DIBL
- Citation
- 전자공학회논문지 - SD, v.45, no.7, pp.9 - 16
- Journal Title
- 전자공학회논문지 - SD
- Volume
- 45
- Number
- 7
- Start Page
- 9
- End Page
- 16
- URI
- https://scholarworks.bwise.kr/hongik/handle/2020.sw.hongik/23108
- ISSN
- 1229-6368
- Abstract
- 본 논문에서는 short-gate SOI MESFET의 문턱전압 도출을 위한 간단한 해석적 모델을 제시하였다. 완전 공핍된 실리콘 채널 영역에서는 2차원 Poisson 방정식을, buried oxide 영역에서는 2차원 Laplace 방정식을 반복법(iteration method)을 이용해 풀어 각 영역 내에서의 전위 분포를 채널에 수직한 방향의 좌표에 대해 5차 다항식으로 표현하였으며 채널 바닥 전위를 구하였다. 채널 바닥 전위의 최소치가 0이 되는 게이트 전압을 문턱 전압으로 제안하여 closed-form의 문턱 전압 식을 도출하였다. 도출된 문턱 전압 표현 식을 모의 실험한 결과, 소자의 구조 parameter와 가해진 bias 전압에 대한 정확한 의존성을 확인할 수 있었다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - College of Engineering > School of Electronic & Electrical Engineering > 1. Journal Articles
![qrcode](https://api.qrserver.com/v1/create-qr-code/?size=55x55&data=https://scholarworks.bwise.kr/hongik/handle/2020.sw.hongik/23108)
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.