Detailed Information
Cited 0 time in 
Cited 0 time in 
Cited 0 time in
Metadata Downloads
12-비트 10-MS/s CMOS 파이프라인아날로그-디지털 변환기12-bit 10-MS/s CMOS Pipeline Analog-to-Digital Converter
- Other Titles
- 12-bit 10-MS/s CMOS Pipeline Analog-to-Digital Converter
- Issue Date
- Jun-2021
- Publisher
- 한국전기전자학회
- Keywords
- Pipelined analog-to-digital converter; gain boosting; sample and hold amplifier; flash ADC; digital error corrector
- Citation
- 전기전자학회논문지, v.25, no.2, pp 302 - 308
- Pages
- 7
- Journal Title
- 전기전자학회논문지
- Volume
- 25
- Number
- 2
- Start Page
- 302
- End Page
- 308
- ISSN
- 1226-7244
2288-243X
- Abstract
- 본 논문에서는 영상 처리용 12-비트의 10-MS/s 파이프라인 아날로그-디지털 변환기(ADC: analog-to-digital converter)가 제안된다. 제안된 ADC는 샘플-홀드 증폭기, 3개의 stage, 3-비트 플래시 ADC, 그리고 digital error corrector로 구성된다. 각 stage는 4-비트 flash ADC와 multiplying digital-to-analog ADC로 구성된다. 고해상도의 ADC를 위해 제안된 샘플-홀드증폭기는 gain boosting을 이용하여 전압 이득을 증가시킨다. 제안된 파이프라인 ADC는 1.8V 공급전압을 사용하는 180nmCMOS 공정에서 설계되었고 차동 1V 전압을 가지는 1MHz 사인파 아날로그 입력신호에 대해 10.52-비트의 유효 비트를 가진다. 또한, 약 5MHz의 나이퀴스트 사인파 입력에 대해 측정된 유효비트는 10.12 비트이다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - School of Electronic Engineering > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
Related Researcher
- JANG, YOUNG CHAN
- College of Engineering (School of Electronic Engineering)