Detailed Information
Cited 0 time in 
Cited 0 time in 
Cited 0 time in
Metadata Downloads
Sensor Utility Network를 위한 저전력 Burst 클록-데이터 복원 회로를 포함한 클록 시스템A Clock System including Low-power Burst Clock-data Recovery Circuit for Sensor Utility Network
- Other Titles
- A Clock System including Low-power Burst Clock-data Recovery Circuit for Sensor Utility Network
- Issue Date
- 2019
- Publisher
- 한국전기전자학회
- Keywords
- Sensor Utility Network; Clock System; Burst Clock-Data Recovery; Digital Phase-Locked Loop; Digital Frequency Synthesizer; Programmable Open-Loop Fractional Divider
- Citation
- 전기전자학회논문지, v.23, no.3, pp.858 - 864
- Journal Title
- 전기전자학회논문지
- Volume
- 23
- Number
- 3
- Start Page
- 858
- End Page
- 864
- ISSN
- 1226-7244
- Abstract
- 본 논문에서는 센서 유틸리티 네트워크에서 센서 노드들 사이의 주파수 차이로 인한 데이터 손실을 제거하기 위한 클록시스템이 제안된다. 각 센서 노드를 위한 제안된 클록 시스템은 버스트 클록-데이터 복원 회로, 32-위상 클록을 출력하는 디지털 위상 고정 루프, 그리고 프로그래밍 가능한 개방형 루프 분수 분할기를 사용하는 디지털 주파수 합성기로 구성된다. 첫번째 센서 노드에는 버스트 클록-데이터 복원 회로 대신 능동 인덕터를 사용하는 CMOS 발진기가 사용된다. 제안된 클록 시스템은 1.2 V 공급 전압을 이용하는 65nm CMOS 공정에서 설계된다. 센서 노드들 사이의 주파수 오류가 1%일 때, 제안하는버스트 클록-데이터 복원 회로는 기준 클록으로 5Mbps 데이터 속도에 대해 64배 체배된 주파수를 가짐으로 4.95 ns의 시간지터를 가진다. 설계된 디지털 주파수 합성기의 주파수 변경은 100 kHz에서 320 MHz의 주파수 범위에서 출력 클록의 한 주기 내에 수행된다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - School of Electronic Engineering > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
Related Researcher
- JANG, YOUNG CHAN
- College of Engineering (School of Electronic Engineering)