클록 보정회로를 가진 1V 1.6-GS/s 6-bit Flash ADC
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 김상훈 | - |
dc.contributor.author | 홍상근 | - |
dc.contributor.author | 이한열 | - |
dc.contributor.author | 박원기 | - |
dc.contributor.author | 이왕용 | - |
dc.contributor.author | 이성철 | - |
dc.contributor.author | 장영찬 | - |
dc.date.available | 2020-04-24T13:25:22Z | - |
dc.date.created | 2020-03-31 | - |
dc.date.issued | 2012 | - |
dc.identifier.issn | 2234-4772 | - |
dc.identifier.uri | https://scholarworks.bwise.kr/kumoh/handle/2020.sw.kumoh/2659 | - |
dc.description.abstract | 클록 보정회로를 가진 1V 1.6-GS/s 6-비트 flash 아날로그-디지털 변환기 (ADC: analog-to-digital converter)가 제안된다. 1V의 저전압에서 고속 동작의 입력단을 위해 bootstrapped 아날로그 스위치를 사용하는 단일 track/hold 회로가 사용되며, 아날로그 노이즈의 감소와 고속의 동작을 위해 평균화 기법이 적용된 두 단의 프리앰프와 두 단의 비교기가 이용된다. 제안하는 flash ADC는 클록 보정회로에 의해 클록 duty cycle과 phase를 최적화함으로 flash ADC의 동적 특성을 개선한다. 클록 보정 회로는 비교기를 위한 클록의 duty cycle을 제어하여 evaluation과 reset 시간을 최적화한다. 제안된 1.6-GS/s 6-비트 flash ADC는 1V 90nm의 1-poly 9-metal CMOS 공정에서 제작되었다. Nyquist sampling rate인 800 MHz의 아날로그 입력신호에 대해 측정된 SNDR은 32.8 dB이며, DNL과 INL은 각각 +0.38/-0.37 LSB, +0.64/-0.64 LSB이다. 구현된 flash ADC의 면적과 전력소모는 각각 800 × 500 μm2와 193.02 mW 이다. | - |
dc.language | 한국어 | - |
dc.language.iso | ko | - |
dc.publisher | 한국정보통신학회 | - |
dc.title | 클록 보정회로를 가진 1V 1.6-GS/s 6-bit Flash ADC | - |
dc.title.alternative | 1V 1.6-GS/s 6-bit Flash ADC with Clock Calibration Circuit | - |
dc.type | Article | - |
dc.contributor.affiliatedAuthor | 장영찬 | - |
dc.identifier.doi | 10.6109/jkiice.2012.16.9.1847 | - |
dc.identifier.bibliographicCitation | 한국정보통신학회논문지, v.16, no.9, pp.1847 - 1853 | - |
dc.citation.title | 한국정보통신학회논문지 | - |
dc.citation.volume | 16 | - |
dc.citation.number | 9 | - |
dc.citation.startPage | 1847 | - |
dc.citation.endPage | 1853 | - |
dc.type.rims | ART | - |
dc.identifier.kciid | ART001697210 | - |
dc.description.journalClass | 2 | - |
dc.subject.keywordAuthor | Flash ADC | - |
dc.subject.keywordAuthor | 클록 보정 | - |
dc.subject.keywordAuthor | duty cycle | - |
dc.subject.keywordAuthor | 단일 track/hold | - |
dc.subject.keywordAuthor | 저항 평균화 기법 | - |
dc.subject.keywordAuthor | 비교기 | - |
dc.subject.keywordAuthor | Flash ADC | - |
dc.subject.keywordAuthor | clock calibration | - |
dc.subject.keywordAuthor | duty cycle | - |
dc.subject.keywordAuthor | single track/hold | - |
dc.subject.keywordAuthor | resistor averaging network | - |
dc.subject.keywordAuthor | comparator | - |
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
350-27, Gumi-daero, Gumi-si, Gyeongsangbuk-do, Republic of Korea (39253)054-478-7170
COPYRIGHT 2020 Kumoh University All Rights Reserved.
Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.
You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.