MOS 커패시터 중화기법을 이용한 W-Band 고 이득 저잡음 증폭기 설계

Abstract

본 논문에서는 65-nm CMOS 공정을 이용하여 4단의 차동 공통소스 구조로 80 GHz 대 고 이득 저잡음 증폭기를 설계하였다. 밀리미터파 대역에서 공통 소스 구조의 이득저하를 개선하기 위해 교차 결합된 MOS 커패시터를 사용하여 게이트와 드레인 간의 Cgd을 중화시켰다. MOS 커패시터의 well 바이어스 구성에 따른 이득의 변화를 검토하고, 안정된 최대이득을 얻을 수 있는 바이어스 조건을 도출하였다. 측정된 최대 이득은 83.2 GHz에서 28.43 dB이며, 시뮬레이션 결과잡음지수는 6.89 dB이다. 제작한 저잡음 증폭기는 1.2 V 공급 전원에서 회로는 50 mW의 DC 전력을 소모한다.