가드링 구조에서 전류 과밀 현상 억제를 위한 온-칩 정전기 보호 방법
- Authors
- 송종규; 장창수; 정원영; 송인채; 위재경
- Issue Date
- 2009
- Publisher
- 대한전자공학회
- Keywords
- ESD(ElectroStatic Discharge); MM(Machine-Model); BCD(Bipolar-CMOS-DMOS); T-CAD; ESD(ElectroStatic Discharge); MM(Machine-Model); BCD(Bipolar-CMOS-DMOS); T-CAD
- Citation
- 전자공학회논문지 - SD, v.46, no.12, pp.105 - 112
- Journal Title
- 전자공학회논문지 - SD
- Volume
- 46
- Number
- 12
- Start Page
- 105
- End Page
- 112
- URI
- http://scholarworks.bwise.kr/ssu/handle/2018.sw.ssu/15976
- ISSN
- 1229-6368
- Abstract
- 본 논문에서는 0.35μm Bipolar-CMOS-DMOS(BCD)공정으로 설계한 스마트 파워 IC 내의 가드링 코너 영역에서 발생하는 비정상적인 정전기 불량을 관측하고 이를 분석하였다. 칩내에서 래치업(Latch-up)방지를 위한 고전압 소자의 가드링에 연결되어 있는 Vcc단과 Vss 사이에 존재하는 기생 다이오드에서 발생한 과도한 전류 과밀 현상으로 정전기 내성 평가에서 Machine Model(MM)에서는 200V를 만족하지 못하는 불량이 발생하였다. Optical Beam Induced Resistance Charge(OBIRCH) 와 Scanning Electronic Microscope(SEM)을 사용하여 불량이 발생한 지점을 확인하였고, 3D T-CAD 시뮬레이션으로 원인을 검증하였다. 시뮬레이션 결과를 통해 Local Oxidation(LOCOS)형태의 Isolation구조에서 과도한 정전기 전류가 흘렀을 때 코너영역의 형태에 따라 문제가 발생하는 것을 검증하였다. 이를 통해 정전기 내성이 개선된 가드링 코너 디자인 방법을 제안하였고 제품에 적용한 결과, MM 정전기 내성 평가에서 200V이상의 결과를 얻었다. 통계적으로 Test chip을 분석한 결과 기존의 결과 대비 20%이상 정전기 내성이 향상된 것을 확인 할 수 있었다. 이 결과를 바탕으로 BCD공정을 사용하는 칩 설계 시, 가드링 구조의 정전기 취약 지점을 Design Rule Check(DRC) 툴을 사용하여 자동으로 찾을 수 있는 설계 방법도 제안 하였다. 본 연구에서 제안된 자동 검증방법을 사용하여, 동종 제품에 적용한 결과 24개의 에러를 검출하였으며, 수정 완료 제품은 동일한 정전기 불량은 발생하지 않았고 일반적인 정전기 내성 요구수준인 HBM 2000V / MM 200V를 만족하는 결과를 얻었다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - College of Information Technology > ETC > 1. Journal Articles
![qrcode](https://api.qrserver.com/v1/create-qr-code/?size=55x55&data=https://scholarworks.bwise.kr/ssu/handle/2018.sw.ssu/15976)
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.