다중처리가 가능한 새로운 Globally Asynchronous, Locally Dynamic System 버스 구조
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 최창원 | - |
dc.contributor.author | 신현출 | - |
dc.contributor.author | 위재경 | - |
dc.date.available | 2018-05-10T16:16:25Z | - |
dc.date.created | 2018-04-17 | - |
dc.date.issued | 2008 | - |
dc.identifier.issn | 1229-6368 | - |
dc.identifier.uri | http://scholarworks.bwise.kr/ssu/handle/2018.sw.ssu/17283 | - |
dc.description.abstract | 본 논문에서는 새로운 On-Chip 버스로 다중처리 기반의 GALDS 버스 구조를 제안하였고 성능을 검증하였다. 제안된 GALDS 버스 구조는 멀티 마스터 멀티 슬레이브의 다중 처리를 지원하는 세그먼트(segment) 기반의 고성능의 양방향 다중처리 버스 구조(bi-direction multitasking bus architecture)이다. 또한, 시스템의 태스크(task) 분석에 의해서. 버스는 버스 동작 주파수의 배수 값을 갖는 주파수 사이에서 각각의 IP에 최적화된 동작 주파수를 선택하기 때문에 전체 전력 소모를 줄일 수 있다. 서로 다른 동작 주파수를 입력받은 IP들 간의 효율적인 데이터 통신을 위하여, 본 구조에서는 비동기 양방향 FIFO를 기반으로 하는 비동기 Wrapper 설계하였다. 또한, 버스 세그먼트의 추가만으로 시스템의 쉬운 확장이 가능하기 때문에, 제안된 구조는 IP 재사용 및 구조적 변경이 용이한 장점을 갖는다. 제안된 버스의 검증을 위해 4-마스터/4-슬레이브를 가지는 4-세그먼트의 버스와 비동기 Wrapper를 Verilog HDL을 이용하여 구현하였다. 버스의 다중처리동작 검증은 버스와 IP의 동작 주파수 비가 1:1, 1:2, 1:4, 1:8인 경우를 기준으로 시뮬레이션을 통해 마스터 IP에서 슬레이브 IP 사이의 데이터 읽기 및 쓰기 전송 동작을 확인하였다. 데이터 전송은 Advanced Microcontroller Bus Architecture (AMBA)과 호환 가능한 16 Burst Increment 모드로 하였다. 제한된 GALDS 버스의 최대 동작 지연시간은 쓰기 동작 시 22 클럭, 읽기 동작 시 44 클럭으로 확인되었다. | - |
dc.publisher | 대한전자공학회 | - |
dc.relation.isPartOf | 전자공학회논문지 - SD | - |
dc.subject | Segmented Bus | - |
dc.subject | AMBA | - |
dc.subject | GALS | - |
dc.subject | DVFS | - |
dc.subject | GALDS | - |
dc.title | 다중처리가 가능한 새로운 Globally Asynchronous, Locally Dynamic System 버스 구조 | - |
dc.type | Article | - |
dc.type.rims | ART | - |
dc.identifier.bibliographicCitation | 전자공학회논문지 - SD, v.45, no.5, pp.71 - 81 | - |
dc.identifier.kciid | ART001265612 | - |
dc.description.journalClass | 2 | - |
dc.citation.endPage | 81 | - |
dc.citation.number | 5 | - |
dc.citation.startPage | 71 | - |
dc.citation.title | 전자공학회논문지 - SD | - |
dc.citation.volume | 45 | - |
dc.contributor.affiliatedAuthor | 신현출 | - |
dc.contributor.affiliatedAuthor | 위재경 | - |
dc.subject.keywordAuthor | Segmented Bus | - |
dc.subject.keywordAuthor | AMBA | - |
dc.subject.keywordAuthor | GALS | - |
dc.subject.keywordAuthor | DVFS | - |
dc.subject.keywordAuthor | GALDS | - |
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
Soongsil University Library 369 Sangdo-Ro, Dongjak-Gu, Seoul, Korea (06978)02-820-0733
COPYRIGHT ⓒ SOONGSIL UNIVERSITY, ALL RIGHTS RESERVED.
Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.
You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.