고속 디지털 보드를 위한 새로운 전압 버스 설계 방법
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 위재경 | - |
dc.date.available | 2018-05-10T17:13:49Z | - |
dc.date.created | 2018-04-17 | - |
dc.date.issued | 2006-12 | - |
dc.identifier.issn | 1229-6368 | - |
dc.identifier.uri | http://scholarworks.bwise.kr/ssu/handle/2018.sw.ssu/18721 | - |
dc.description.abstract | 다층 고속 디지털 보드에 대한 빠르고 정확한 전압 버스 설계 방법은 정확하고 정밀한 고속 보드에 전원 공급망 설계 방법을 위해 고안 되었다. FAPUD는 PBEC(Path Based Equivalent Circuit)모델과 망 합성 방법의 두 중요 알고리즘을 기반으로 구성된다. PBEC 모델 기반의 회로 레벨의 2차원 전원 분배 망의 전기적 값으로부터 lumped 1차원 회로 모델로 간단한 산술 표현들을 활용한다. 제안된 PBEC 기반인 회로 단계 설계는 제안한 지역 접근법을 이용해 수행된다. 이 회로 단계 설계는 온칩 디커플링 커패시터의 크기, 오프칩 디커플링 커패시터의 위치와 크기, 패키지 전압 버스의 유효한 인덕턴스를 직접 결정하고 계산한다. 설계 출력에 따라 모든 디커플링 커패시터가 포한된 lumped 회로 모델과 전압 버스의 레이아웃은 FAPUD 방법을 이용한 후 얻을 수 있다. 미세조정 과정에서, I/O switching에 의해 덧붙여진 Simultaneous Switching Noise(SSN)를 고려한 보드 재 최적화가 수행될 수 있다. 이는 전원 공급 잡음에 I/O 동작 효과가 lumped 회로 모델을 가지고 전 동작 주파수 범위에 대해 추산될 수 있기 때문이다. 게다가 만약 설계에 조정이 필요하거나 교체해야 한다면, FAPUD 방법은 다른 전면 설계 변경 없이 디커플링 커패시터들을 대체하여 설계를 수정하는 것이 가능하다. 마지막으로 FAPUD 방법은 전형적인 PEEC 기본 설계 방법과 비교해 정확하고 FAPUD 방법의 설계 시간은 전형적인 PEEC 기본 설계 방법의 시간보다 10배가 빠르다. | - |
dc.language | 한국어 | - |
dc.language.iso | ko | - |
dc.publisher | 대한전자공학회 | - |
dc.relation.isPartOf | 전자공학회논문지 - SD | - |
dc.subject | Partial Equivalent Electrical Circuit (PEEC) | - |
dc.subject | Power Distribution network (PDN) | - |
dc.subject | Path-Based Equivalent Circuit(PBEC) | - |
dc.subject | Partial Equivalent Electrical Circuit (PEEC) | - |
dc.subject | Power Distribution network (PDN) | - |
dc.subject | Path-Based Equivalent Circuit(PBEC) | - |
dc.title | 고속 디지털 보드를 위한 새로운 전압 버스 설계 방법 | - |
dc.title.alternative | Novel Power Bus Design Method for High-Speed Digital Boards | - |
dc.type | Article | - |
dc.type.rims | ART | - |
dc.identifier.bibliographicCitation | 전자공학회논문지 - SD, v.43, no.12, pp.23 - 32 | - |
dc.identifier.kciid | ART001216482 | - |
dc.description.journalClass | 2 | - |
dc.citation.endPage | 32 | - |
dc.citation.number | 12 | - |
dc.citation.startPage | 23 | - |
dc.citation.title | 전자공학회논문지 - SD | - |
dc.citation.volume | 43 | - |
dc.contributor.affiliatedAuthor | 위재경 | - |
dc.identifier.url | https://www.kci.go.kr/kciportal/ci/sereArticleSearch/ciSereArtiView.kci?sereArticleSearchBean.artiId=ART001216482 | - |
dc.description.isOpenAccess | N | - |
dc.subject.keywordAuthor | Partial Equivalent Electrical Circuit (PEEC) | - |
dc.subject.keywordAuthor | Power Distribution network (PDN) | - |
dc.subject.keywordAuthor | Path-Based Equivalent Circuit(PBEC) | - |
dc.subject.keywordAuthor | Partial Equivalent Electrical Circuit (PEEC) | - |
dc.subject.keywordAuthor | Power Distribution network (PDN) | - |
dc.subject.keywordAuthor | Path-Based Equivalent Circuit(PBEC) | - |
dc.description.journalRegisteredClass | kci | - |
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
Soongsil University Library 369 Sangdo-Ro, Dongjak-Gu, Seoul, Korea (06978)02-820-0733
COPYRIGHT ⓒ SOONGSIL UNIVERSITY, ALL RIGHTS RESERVED.
Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.
You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.