VLIW 기반 고성능 DSP에서의 블록 매칭 알고리즘 최적화

Abstract

본 논문에서는 VLIW 구조 프로세서에서의 최적화된 동영상 인코더 구현 연구의 일환으로, 동영상 인코더에서 가장 많은 시간이 소용되는 것으로 잘 알려진 블록 매칭 알고리즘을 VLIW 구조 프로세서 에서 최적으로 구현하는 연구를 수행하였다. 블록 매칭 알고리즘의 핵심 부분인 매크로블록간 SAD 계산에 사용되는 중첩 루프를 최적화하는 소프트웨어 파이프라이닝 스케쥴링에 대해 분석하여 최적화된 블록 매칭 알고리즘을 구현하고 성능 분석을 하였다. 성능 분석을 위해 사용한 동영상 코덱은 H.263 인코더이며, 테스트한 프로세서는 VLIW 구조인 DSP 프로세서 TMS320C6713 이다. 실험 결과, 고성능 DSP 인 TMS320C6713에서, 원래의 블록 매칭 알고리즘 C 코드 구현에 비해 본 논문에서 구현한 VLIW 구조 이용 소프트웨어 파이프라이닝 스케쥴링을 통해 최적화된 경우가 매크로블록간 SAD 계산 수행 소요 사이클 수에서 최대 2.74 배 개선되었음을 확인하였다. 또한 QCIF(176×144) 1 프레임에 대해 H.263 인터모드로 인코딩시에, 본 논문에서 구현한 블록 매칭 알고리즘 구현을 사용한 경우가 원래 워크스테이션 H.263 인코더를 그대로 이식한 경우보다 성능(소요시간)이 1.11 배 개선되었다. H.263 또는 MPEG 의 경우, 인트라모드의 경우보다 인터모드 코딩이 훨씬더 많으므로, 더 많은 프레임을 인코딩할 수록 시간 절약은 두드러진다. 본 논문의 연구 결과는 VLIW 기반 프로세서에 이식되거나 설계되는 S/W 알고리즘의 최적화 방안에 도움을 줄 것으로 기대된다.