SOC 테스트를 위한 효율적인 코어 테스트 Wrapper 설계 기법An Efficient Design Strategy of Core Test Wrapper For SOC Testing
- Other Titles
- An Efficient Design Strategy of Core Test Wrapper For SOC Testing
- Authors
- 김문준; 장훈
- Issue Date
- Apr-2004
- Publisher
- 한국정보과학회
- Keywords
- VLSI Test; SOC; Wrapper; TAM; VLSI Test; SOC; Wrapper; TAM; VLSI 테스트; SOC; Wrapper; TAM
- Citation
- 정보과학회논문지 : 시스템 및 이론, v.31, no.3, pp.160 - 169
- Journal Title
- 정보과학회논문지 : 시스템 및 이론
- Volume
- 31
- Number
- 3
- Start Page
- 160
- End Page
- 169
- URI
- http://scholarworks.bwise.kr/ssu/handle/2018.sw.ssu/20377
- ISSN
- 1229-683X
- Abstract
- IC 집적기술이 고도로 발달하면서 출현한 SOC(System On a Chip)는 미리 설계된 코어를 재사용하는 모듈러 기법을 회로 설계 과정에 도입시켰고, 따라서 테스트 설계에도 모듈러 기법이 도입되었다. 이러한 SOC 테스트에 소요되는 비용의 최소화를 위해서는, SOC 테스트 구조의 핵심 구성요소인 코어 테스트 wrapper의 테스트 시간과 테스트 면적을 동시에 최적화 시킬 수 있는 설계 기법이 필요하다. 본 논문에서는 최소 비용의 SOC 테스트를 위한 효율적인 코어 테스트 wrapper 설계 기법을 제안한다. 본 논문에서 제안하는 기법은 기존의 기법들이 각기 가지고 있는 장점들을 하나로 취합하고 더욱 발전시킴으로써 필드에서 실제적으로 사용될 수 있는 효율적인 코어 테스트 wrapper 설계 기법이다.
- Files in This Item
-
Go to Link
- Appears in
Collections - College of Information Technology > School of Computer Science and Engineering > 1. Journal Articles
![qrcode](https://api.qrserver.com/v1/create-qr-code/?size=55x55&data=https://scholarworks.bwise.kr/ssu/handle/2018.sw.ssu/20377)
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.