VLSI 회로 연결선의 동적 전력 소모 계산법Dynamic Power Estimation Method of VLSI Interconnects
- Other Titles
- Dynamic Power Estimation Method of VLSI Interconnects
- Authors
- 박중호; 김석윤; 정문성; 김승용
- Issue Date
- Feb-2004
- Publisher
- 대한전자공학회
- Keywords
- Power estimation; Interconnect
- Citation
- 전자공학회논문지 - SD, v.41, no.02, pp.137 - 144
- Journal Title
- 전자공학회논문지 - SD
- Volume
- 41
- Number
- 02
- Start Page
- 137
- End Page
- 144
- URI
- http://scholarworks.bwise.kr/ssu/handle/2018.sw.ssu/20426
- ISSN
- 1229-6368
- Abstract
- 현재까지 연결선을 타이밍(timing) 관점에서 해석하려는 시도들은 많았지만, 전력 소모의 관점에서 해석하려는 시도는 많지 않았다. 그러나 지금은 연결선의 저항 성분과 신호의 상승 시간이 점차 증가하는 추세에 따라 회로 연결선에서의 전력 소모가 증가하고 있는 시점이다. 특히, 클럭 신호선의 경우 칩 전체 전력 소모 중 30% 이상을 차지하고 있다. 따라서 회로 연결선에서의 전력 소모를 효과적으로 계산하는 방법이 필요하며, 본 논문에서는 회로 연결선의 동적 전력 소모를 계산하는 간단하면서도 정확한 방법을 제시하고자 한다. 사이즈가 큰 연결선의 동적 전력 소모를 계산하기 위한 축소 모형을 제안하고, 이 축소 모형을 구성하는 방법을 제시한다. 제안한 축소 모형의 해석을 통해 연결선 전체의 동적 전력 소모를 근사할 수 있음을 보이고, 이를 간단히 계산하는 방법을 제안 하고자 한다. 노드 수 100~1000개 까지 RC 회로에 대해 제안한 방법을 적용한 결과 연결선의 전력 소모는 HSPICE에 비해 1.86%의 평균 상대 오차 및 9.82%의 최대 상대 오차를 보였다.
- Files in This Item
-
Go to Link
- Appears in
Collections - College of Information Technology > School of Computer Science and Engineering > 1. Journal Articles
![qrcode](https://api.qrserver.com/v1/create-qr-code/?size=55x55&data=https://scholarworks.bwise.kr/ssu/handle/2018.sw.ssu/20426)
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.