TLC 플래시 메모리 테스트 알고리즘

Abstract

임베디드 저장매체 시장에서 시스템 내의 플래시 메모리가 점유율을 높여나가고 시스템 내의 대부분의 면적을 차지하게 되었다. 시스템 신뢰 도면에서 큰 영향을 미치고 있다. 이에 따라 내부 사이즈를 줄이기위해 같은 면적에 더 큰 메모리 용량으 필요로 하고 있다. 플래시 메모리는 플로팅 게이트 셀의 Reference 전압의 개수에 따라 SLC(Single Level Cell), MLC(Multi Level Cell) 그리고 TLC(Triple Level Cell)로 구분된다. SLC, MLC보다 대용량화가 유리한 TLC NAND 플래시 메모리의 사용이 늘어날 것이다. 이에 따라 TLC NAND 플래시 메모리의 생산 수율 및 신뢰성을 보장하기 위해 메모리의 테스트가 중요해지고 있다. MLC NAND 플래시 메모리의 테스트 알고리즘의 연구가 많이 진행되었지만 TLC NAND 플래시 메모리에 대해서는 많은 연구가 진행되지 않았다. 본 논문은 MLC NAND 플래시 메모리 테스트에 제안되었던 기법을 기반으로 TLC 특성 에 맞게 수정하여 TLC NAND플래시 메모리에 대한 테스트 진행을 시도하고자 한다.