Detailed Information

Cited 0 time in webofscience Cited 0 time in scopus
Metadata Downloads

재구성 가능한 구조의 H.264의 움직임 추정기/ 보상기와 3차원 그래픽 렌더링 가속기 설계

Full metadata record
DC Field Value Language
dc.contributor.author신현철-
dc.date.accessioned2021-06-23T20:04:44Z-
dc.date.available2021-06-23T20:04:44Z-
dc.date.created2021-02-18-
dc.date.issued2007-01-04-
dc.identifier.urihttps://scholarworks.bwise.kr/erica/handle/2021.sw.erica/43906-
dc.description.abstract디지털 멀티미디어 기술의 발달로 휴대용 단말기에서의 동영상 및 3차원 영상 처리가 일반화 되면서, 영상 압축 코덱인 H.264와 3차원 그래픽 가속기에서 처리해야할 데이터의 양이 크게 증가하고 있다. 본 연구에서는 H.264 인코더의 움직임 추정기 및 디코더의 움직임 보상기와 3차원 그래픽 렌더링 가속기를 재구성 가능하도록 설계하였다. 움직임 추정기는 효율적인 데이터 스캐닝 방법과 DAU, FDVS 알고리즘을 사용하여, JM8.2에서 제시된 다중 프레임 움직임 추정보다 연산량을 평균적으로 70%이상 감소시키고, 화질 열화가 없도록 하였다. 3차원 그래픽 렌더링 가속기는 중심선 트래버셜 알고리즘을 사용하여 병렬처리 하도록 함으로써 처리량을 증가시켰다. 움직임 추정기와 3차원 렌더링 가속기의 메모리를 재구성 가능한 구조로 설계하여, 2.4Mbits(47%)의 메모리를 공유하였으며, 메모리를 8개의 블록으로 분산시켜 사용되지 않는 부분의 전력 소모를 최소화 하였다.-
dc.publisherSoC 산업진흥센터-
dc.title재구성 가능한 구조의 H.264의 움직임 추정기/ 보상기와 3차원 그래픽 렌더링 가속기 설계-
dc.typeArticle-
dc.contributor.affiliatedAuthor신현철-
dc.identifier.bibliographicCitation2006 IT-SoC conference-
dc.relation.isPartOf2006 IT-SoC conference-
dc.citation.title2006 IT-SoC conference-
dc.type.rimsART-
dc.description.journalClass3-
Files in This Item
There are no files associated with this item.
Appears in
Collections
COLLEGE OF ENGINEERING SCIENCES > SCHOOL OF ELECTRICAL ENGINEERING > 1. Journal Articles

qrcode

Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.

Altmetrics

Total Views & Downloads

BROWSE