System-Level에서 Key Control 신호를 이용한 새로운 소모 전력 예측 기법

Abstract

반도체 공정기술의 발달로 인해 칩의 집적도가 향상되어 높은 성능의 SoC(System On a Chip)의 구현이 가능해졌다. 하지만 이로 인한 칩의 전력 소모량 증가는 칩 설계시의 중요 제한 요소가 되고 있다. 특히 휴대폰, PDA, 랩탑 컴퓨터와 같은 모바일 기기에 사용되는 고성능 칩의 설계에 있어서는 전력 소모량을 줄이는 것이 더욱 중요하다. 칩 설계의 하위 단계로 갈수록 설계의 수정은 시간과 금전적 비용을 기하급수적으로 증가시키기 때문에 상위 단계에서부터 칩의 소모 전력을 미리 추정하는 기술은 필수적이다. 이에 본 연구에서는 System Level에서 효율적으로 소모 전력을 추정하기 위한 방법을 제안하였다. 이를 위해 상위 레벨에서 회로의 동작에 영향을 미치는 신호, 즉 Key Control 신호를 이용하여 적절하게 축약된 아키텍쳐를 예측하고 Testbench를 시뮬레이션하는 과정에서 Key Control 신호와 Event 신호에 대한 Activity를 추출하여 미리 정의된 Power Model Library를 이용하여 소모 전력을 예측한다. 제안한 방법을 이용하여 암호화 코드인, MD5, DES 알고리즘 영상 코덱 중 DCT와 Error Concealment 알고리즘에 대한 SystemC로 기술된 회로에 대해 평균 소모 전력을 추정한 결과, Register-Transfor-Level(RTL) 에서의 소모 전력 추정 결과와 비교하여 1.2 ~ 9.2%의 오차를 보이면서 속도는 10.8 ~ 85.2배 향상되었다. 이 기술은 일반적인 RTL 에서의 소모 전력 추정과 비교하여 정확도를 크게 떨어뜨리지 않고 속도를 크게 향상하였고, RTL보다 상위 Level에서 소모 전력을 추정할 수 있게 한다.