복잡한 다층 RLC 배선구조에서의 TWA를 기반으로 한 효율적인 시그널 인테그러티 검증
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 조찬민 | - |
dc.contributor.author | 어영선 | - |
dc.date.accessioned | 2021-06-23T21:38:19Z | - |
dc.date.available | 2021-06-23T21:38:19Z | - |
dc.date.created | 2021-02-18 | - |
dc.date.issued | 2006-07 | - |
dc.identifier.issn | 1229-6368 | - |
dc.identifier.uri | https://scholarworks.bwise.kr/erica/handle/2021.sw.erica/44763 | - |
dc.description.abstract | 본 논문에서는 불규칙하고 복잡한 다층(multi-layer) RLC 배선에 대하여 TWA(Traveling-wave-based Waveform Approximation)을 기반으로 한 새로운 시그널 인테그러티 검증에 대한 방법을 제시한다. 실제 레이아웃 구조의 불규칙한 배선을 가상 직선 배선으로 변환하고, 이를 TWA 기법을 사용하여 효율적으로 검증하였다. 여기서 제안된 방법은 3차원 구조에 대한 회로 모델을 사용한 일반적인 SPICE 시뮬레이션에 비하여 계산시간을 현저하게 단축시킬 수 있으며, 타이밍의 경우 5% 이내에서, 크로스톡의 경우 10% 이내에서 정확하다는 것을 보인다. A new TWA(Traveling-wave-based Waveform Approximation)-based signal integrity verification method for practical interconnect layout structures which are composed of non-uniform RLC lines with various discontinuities is presented. Transforming the non-uniform lines into virtual uniform lines, signal integrity of the practical layout structures can be very efficiently estimated by using the TWA-technique. It is shown that the proposed technique can estimate the signal integrity much more efficiently than generic SPICE circuit model with 5% timing error and 10% crosstalk error. | - |
dc.language | 한국어 | - |
dc.language.iso | ko | - |
dc.publisher | 대한전자공학회 | - |
dc.title | 복잡한 다층 RLC 배선구조에서의 TWA를 기반으로 한 효율적인 시그널 인테그러티 검증 | - |
dc.title.alternative | A New TWA-Based Efficient Signal Integrity Verification Technique for Complicated Multi-Layer RLC Interconnect Lines | - |
dc.type | Article | - |
dc.contributor.affiliatedAuthor | 어영선 | - |
dc.identifier.bibliographicCitation | 전자공학회논문지, v.43, no.7, pp.20 - 28 | - |
dc.relation.isPartOf | 전자공학회논문지 | - |
dc.citation.title | 전자공학회논문지 | - |
dc.citation.volume | 43 | - |
dc.citation.number | 7 | - |
dc.citation.startPage | 20 | - |
dc.citation.endPage | 28 | - |
dc.type.rims | ART | - |
dc.identifier.kciid | ART001081648 | - |
dc.description.journalClass | 2 | - |
dc.description.isOpenAccess | N | - |
dc.description.journalRegisteredClass | kci | - |
dc.subject.keywordAuthor | interconnect | - |
dc.subject.keywordAuthor | multi-layer | - |
dc.subject.keywordAuthor | capacitance | - |
dc.subject.keywordAuthor | signal integrity | - |
dc.subject.keywordAuthor | TWA | - |
dc.identifier.url | https://www.kci.go.kr/kciportal/ci/sereArticleSearch/ciSereArtiView.kci?sereArticleSearchBean.artiId=ART001081648 | - |
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
55 Hanyangdeahak-ro, Sangnok-gu, Ansan, Gyeonggi-do, 15588, Korea+82-31-400-4269 sweetbrain@hanyang.ac.kr
COPYRIGHT © 2021 HANYANG UNIVERSITY. ALL RIGHTS RESERVED.
Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.
You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.