고속/고밀도 VLSI 회로의 공진현상을 감소시키기 위한 효율적인 파워/그라운드 네트워크 설계
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 류순걸 | - |
dc.contributor.author | 어영선 | - |
dc.contributor.author | 심종 | - |
dc.date.accessioned | 2021-06-23T21:38:19Z | - |
dc.date.available | 2021-06-23T21:38:19Z | - |
dc.date.issued | 2006-07 | - |
dc.identifier.issn | 1229-6368 | - |
dc.identifier.uri | https://scholarworks.bwise.kr/erica/handle/2021.sw.erica/44764 | - |
dc.description.abstract | 본 논문에서는 온칩 디커플링 커패시터에 의한 파워/그라운드 라인에서의 RLC 공진현상을 감소시키기 위한 해석적인 모델을 제시한다. 패키지 인덕턴스와 온칩 디커플링 커패시터 및 출력 드라이버로 인하여 형성되는 RLC 공진 회로의 공진주파수를 정확하게 예측하였다. 예측된 공진주파수를 이용하여 회로 동작에 필요한 적절한 디커플링 커패시터의 크기를 결정할 수 있다. 본 논문에서 제시한 공진현상을 감소시킬 수 있는 새로운 설계 방법의 타당성은 0.18㎛ 공정 HSPICE 모델을 사용한 시뮬레이션을 통하여 검증하였다. | - |
dc.description.abstract | This paper presents a new analytical model to suppress RLC resonance effects which inevitably occur in power/ground lines due to on-chip decoupling capacitor and other interconnect circuit parasitics (i.e., package inductance, on-chip decoupling capacitor, and output drivers, etc.). To characterize the resonance effects, the resonance frequency of the circuit is accurately estimated in an analytical manner. Thereby, a decoupling capacitor size to suppress the resonance for a suitable circuit operation is accurately determined by using the estimated resonance frequency. The developed novel design methodology is verified by using 0.18㎛ process-based-HSPICE simulation. | - |
dc.format.extent | 9 | - |
dc.language | 한국어 | - |
dc.language.iso | KOR | - |
dc.publisher | 대한전자공학회 | - |
dc.title | 고속/고밀도 VLSI 회로의 공진현상을 감소시키기 위한 효율적인 파워/그라운드 네트워크 설계 | - |
dc.title.alternative | Effective Power/Ground Network Design Techniques to suppress Resonance Effects in High-Speed/High-Density VLSI Circuits | - |
dc.type | Article | - |
dc.publisher.location | 대한민국 | - |
dc.identifier.bibliographicCitation | 전자공학회논문지, v.43, no.7, pp 29 - 37 | - |
dc.citation.title | 전자공학회논문지 | - |
dc.citation.volume | 43 | - |
dc.citation.number | 7 | - |
dc.citation.startPage | 29 | - |
dc.citation.endPage | 37 | - |
dc.identifier.kciid | ART001045342 | - |
dc.description.isOpenAccess | N | - |
dc.description.journalRegisteredClass | kci | - |
dc.subject.keywordAuthor | resonance | - |
dc.subject.keywordAuthor | ground bounce | - |
dc.subject.keywordAuthor | on-chip decoupling capacitor | - |
dc.subject.keywordAuthor | signal integrity | - |
dc.identifier.url | https://www.dbpia.co.kr/journal/articleDetail?nodeId=NODE00727395 | - |
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
55 Hanyangdeahak-ro, Sangnok-gu, Ansan, Gyeonggi-do, 15588, Korea+82-31-400-4269 sweetbrain@hanyang.ac.kr
COPYRIGHT © 2021 HANYANG UNIVERSITY. ALL RIGHTS RESERVED.
Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.
You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.