Detailed Information
Cited 0 time in 
Cited 0 time in 
Cited 0 time in
Metadata Downloads
파이프라인 구조를 적용한 병렬 CRC 회로 설계Design of Pipelined Parallel CRC Circuits
- Other Titles
- Design of Pipelined Parallel CRC Circuits
- Issue Date
- Nov-2006
- Publisher
- 대한전자공학회
- Keywords
- Parallel CRC; pipeline; logic partitioning; logic-level(381); Parallel CRC; pipeline; logic partitioning; logic-level(381)
- Citation
- 전자공학회논문지 - SC, v.43, no.6, pp.40 - 47
- Indexed
- KCI
- Journal Title
- 전자공학회논문지 - SC
- Volume
- 43
- Number
- 6
- Start Page
- 40
- End Page
- 47
- ISSN
- 1229-6392
- Abstract
- 본 논문은 CRC 회로의 성능을 향상시키기 위하여 파이프라인 구조를 적용한 병렬 CRC 회로 설계 방법을 제시한다. 입력 데이터의 폭이 CRC 다항식의 차수보다 큰 병렬 CRC 회로를 파이프라인 구조로 변형하기 위하여 로직을 분할하고, 파이프라인 단계의 길이를 결정하고, 각 파이프라인 단계에 레지스터를 삽입하는 알고리즘을 제시한다. 여러 가지 타입의 병렬 CRC 회로에 대해, 본 논문에서 제안한 방식이 현저하게 성능을 향상 시켰음을 알 수 있다.
- Files in This Item
- Go to Link
- Appears in
Collections - COLLEGE OF COMPUTING > SCHOOL OF COMPUTER SCIENCE > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.