Crosstalk과 정적 고장을 고려한 효과적인 연결선 테스트 알고리즘 및 BIST 구현
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 민병우 | - |
dc.contributor.author | 박성주 | - |
dc.contributor.author | 이현빈 | - |
dc.contributor.author | 송재훈 | - |
dc.date.accessioned | 2021-06-24T00:04:37Z | - |
dc.date.available | 2021-06-24T00:04:37Z | - |
dc.date.issued | 2005-07 | - |
dc.identifier.issn | 1229-6368 | - |
dc.identifier.uri | https://scholarworks.bwise.kr/erica/handle/2021.sw.erica/46311 | - |
dc.description.abstract | 본 논문은 보드 또는 SoC 상에서 코아와 코아 사이의 연결선 고장 점검을 위한 효과적인 테스트 패턴 알고리즘과 테스트 패턴 생성기를 소개한다. 연결선 고장 모델 분석을 통해 crosstalk과 정적인 고장을 100% 점검할 수 있는 6n 패턴 알고리즘을 소개한다. 보다 적은 4n+1 개의 패턴으로 100%에 가까운 고장 점검율을 얻으면서 crosstalk 뿐 아니라 정적고장의 검출 및 진단도 가능한 알고리즘을 제안하고, 효과적인 BIST구현 기술에 대하여 소개한다. | - |
dc.description.abstract | This paper presents effective test patterns and their BIST implementations for SoC and Board interconnects. Initially '6n' algorithm, where 'n' is the total number of interconnect nets, is introduced to completely detect and diagnose both static and crosstalk faults. Then, more economic '4n+1' algorithm is described to perfectly capture the crosstalk faults for the interconnect nets separated within a certain distance. It will be shown that both algorithms can be easily implemented as interconnect BIST hardwares with small area penalty than conventional LFSR. | - |
dc.format.extent | 8 | - |
dc.language | 한국어 | - |
dc.language.iso | KOR | - |
dc.publisher | 대한전자공학회 | - |
dc.title | Crosstalk과 정적 고장을 고려한 효과적인 연결선 테스트 알고리즘 및 BIST 구현 | - |
dc.title.alternative | Efficient Interconnect Test Patterns and BIST Implementation for Crosstalk and Static Faults | - |
dc.type | Article | - |
dc.publisher.location | 대한민국 | - |
dc.identifier.bibliographicCitation | 전자공학회논문지 - SD, v.42, no.7, pp 475 - 482 | - |
dc.citation.title | 전자공학회논문지 - SD | - |
dc.citation.volume | 42 | - |
dc.citation.number | 7 | - |
dc.citation.startPage | 475 | - |
dc.citation.endPage | 482 | - |
dc.identifier.kciid | ART001181398 | - |
dc.description.isOpenAccess | N | - |
dc.description.journalRegisteredClass | kci | - |
dc.subject.keywordAuthor | interconnect testing | - |
dc.subject.keywordAuthor | crosstalk faults | - |
dc.subject.keywordAuthor | test pattern generator | - |
dc.subject.keywordAuthor | BIST | - |
dc.subject.keywordAuthor | SoC | - |
dc.subject.keywordAuthor | static faults | - |
dc.subject.keywordAuthor | interconnect testing | - |
dc.subject.keywordAuthor | crosstalk faults | - |
dc.subject.keywordAuthor | test pattern generator | - |
dc.subject.keywordAuthor | BIST | - |
dc.subject.keywordAuthor | SoC | - |
dc.subject.keywordAuthor | static faults | - |
dc.identifier.url | https://www.dbpia.co.kr/journal/articleDetail?nodeId=NODE00609639 | - |
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
55 Hanyangdeahak-ro, Sangnok-gu, Ansan, Gyeonggi-do, 15588, Korea+82-31-400-4269 sweetbrain@hanyang.ac.kr
COPYRIGHT © 2021 HANYANG UNIVERSITY. ALL RIGHTS RESERVED.
Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.
You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.