Detailed Information
Cited 0 time in 
Cited 0 time in 
Cited 0 time in
Metadata Downloads
고속-락킹 디지털 주파수 증배기A Fast-Locking All-Digital Frequency Multiplier
- Other Titles
- A Fast-Locking All-Digital Frequency Multiplier
- Issue Date
- 2018
- Publisher
- 한국전기전자학회
- Keywords
- Multiplying delay-locked loop; MDLL; Frequency Multiplier; Digital MDLL; Harmonic Lock
- Citation
- 전기전자학회논문지, v.22, no.4, pp.1158 - 1162
- Journal Title
- 전기전자학회논문지
- Volume
- 22
- Number
- 4
- Start Page
- 1158
- End Page
- 1162
- ISSN
- 1226-7244
- Abstract
- 안티-하모닉락 기능을 가지는 고속-락킹 MDLL 기반의 디지털 클락 주파수 증배기를 소개한다. 제안하는 디지털 주파수증배기는 하모닉락 문제 없이 빠른 락킹 시간을 구현하기 위하여 새로운 MSB-구간 검색 알고리즘을 사용한다. 제안하는 디지털 MDLL 주파수 증배기는 65nm CMOS 공정으로 설계되었으며, 1 GHz ～ 3 GHz의 출력 동작주파수 영역을 가진다. 제안하는 디지털 MDLL은 프로그래머블한 N/M (N=1, 4, 5, 8, 10, M=1, 2, 3)의 분수배 주파수 증배 기능을 제공한다. 제안하는MDLL은 1GHz에서 3.52 mW의 전력을 소모하고, 14.07 ps의 피크-투-피크 (p-p) 지터를 갖는다.
- Files in This Item
- There are no files associated with this item.
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
Related Researcher
- Kim, Jong Sun
- Engineering (Electronic & Electrical Engineering)