Voltage-Frequency-Island NoC를 위한 테이블 기반의 고장 감내 라우팅 기법

Abstract

반도체 공정 초미세화에 따라 에이징 (aging)과 공정 변이 (process variation)로 인한 칩에서의 물리적인 결함은 더욱 증가하고 있으며, 특히 금속 배선 스케일링 제한과 온 칩 데이터 통신량 증가에 따라 다수의 프로세서 코어로 구성된 네트워크-온-칩(Network-on-Chip, NoC)에서의 결함 감내 기법 연구가 활발히 진행되고 있다. 그러나 NoC에서 저전력 설계 기법으로 널리 채용되고 있는 VFI (Voltage-Frequency-Island)를 적용한 경우에서의 신뢰성 측면에 대한 연구가 부족한 실정이다. 본 논문에서는 신뢰성과 에너지 소모를 고려하여 VFI NoC에서 링크 고장이 발생하는 경우에도 정상적으로 통신을 유지할 수 있는 테이블 기반 라우팅 기법을 제안한다. 에너지 소모와 성능을 고려한 최적 경로와 고장 감내를 위한 우회 경로를 제공하며, 이 때 우회 경로의 경우 필요한 최소한의 노드에만 라우팅 테이블을 저장하여 구현 복잡도를 완화하였다. 모의실험 결과를 통해 제안하는 기법은 전체 링크의 1%에서 고장이 발생하는 경우에도 정상적으로 통신함을 보였다. 또한 실시간으로 우회 경로를 탐색하는 고장 감내 라우팅 기법인 -LBDR에 비해 링크에 고장이 발생하는 경우 평균 15.9%의 에너지 소모가 감소함을 보였으며, 실행 시간 측면에서는 평균 0.8% 감소하는 것을 확인 할 수 있었다.