전류모드 논리 회로 기반의 고속 디지털 회로 디자인 최적화Design Optimization of CML-Based High-Speed Digital Circuits
- Other Titles
- Design Optimization of CML-Based High-Speed Digital Circuits
- Authors
- 장익찬[장익찬]; 김진태[김진태]; 김소영[김소영]
- Issue Date
- 2014
- Publisher
- 대한전자공학회
- Keywords
- 전류 모드 논리 게이트; Geometric Programming; 고속 시리얼 링크 전송회로; 자동화 설계 틀
- Citation
- 전자공학회논문지, v.51, no.11, pp.57 - 65
- Indexed
- KCI
- Journal Title
- 전자공학회논문지
- Volume
- 51
- Number
- 11
- Start Page
- 57
- End Page
- 65
- URI
- https://scholarworks.bwise.kr/skku/handle/2021.sw.skku/56418
- ISSN
- 2287-5026
- Abstract
- 본 논문에서는 전류 모드 논리 회로들로 구현되는 고속 디지털 회로의 설계를 가능하게 하는 수식 기반의 자동화 설계 틀을 제시하고자 한다. 제안된 매크로 모델은 제약 기반의 최적화를 가능하게 하는 geometric programming에 호환 가능하며 이를 통해 시스템 레벨에서의 전력 소모 최적화를 가능하게 한다. 제안된 수식 기반의 자동화 설계 틀은 전류 모드 논리 회로 고속 디지털 회로의 대표적인 종류 중 하나인 시리얼 링크 전송회로에 적용 되었다. 이를 통해, 사용자 정의 설계 사양에 따라 최적화를 수행하게 된다. 제안된 수식 기반의 자동화 설계 틀은 CMOS 45nm 와 90nm 각각 적용 되어 시리얼 링크 설계의 전력 소모 최적화를 수행하였으며, 이를 통해 각각의 공정 노드에 존재하는 최적의 전력 효율을 가지는 시리얼 링크의 데이터 스피드를 얻어 낼 수 있다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - Information and Communication Engineering > Department of Semiconductor Systems Engineering > 1. Journal Articles
![qrcode](https://api.qrserver.com/v1/create-qr-code/?size=55x55&data=https://scholarworks.bwise.kr/skku/handle/2021.sw.skku/56418)
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.