입력 위상 잡음 억제 및 체배 주파수의 듀티 사이클 보정을 위한 VCO/VCDL 혼용 기반의 다중위상 동기회로
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 하종찬 | - |
dc.contributor.author | 위재경 | - |
dc.contributor.author | 이필수 | - |
dc.contributor.author | 정원영 | - |
dc.contributor.author | 송인채 | - |
dc.date.available | 2018-05-10T15:05:05Z | - |
dc.date.created | 2018-04-17 | - |
dc.date.issued | 2010-11 | - |
dc.identifier.issn | 1229-6368 | - |
dc.identifier.uri | http://scholarworks.bwise.kr/ssu/handle/2018.sw.ssu/15484 | - |
dc.description.abstract | 본 논문은 입력 클록의 고주파 위상 잡음 억제와 정확한 듀티 사이클을 갖는 체배 주파수 생성을 위하여 Voltage-Controlled Oscillator(VCO)/Voltage-Controlled Delay Line(VCDL) 혼용기반의 다중 위상 Delay-Locked Loop(DLL)를 제시한다. 이 제안된 구조에서, 다중 위상 DLL은 혼용 VCO/VCDL의 입력 단에 nMOS 소스 결합 회로 기반의 이중 입력 차동 버퍼를 사용한다. 이것은 고주파 입력 위상 잡음 억제를 위하여 전 대역 통과 필터 특성을 갖는 기존 DLL의 입/출력 위상 전달을저주파 통과 필터 특성을 갖는 PLL의 입/출력 위상 전달로 쉽게 변환시킬 수 있다. 또한, 제안된 DLL은 추가적인 보정 제어루프 없이 단지 듀티 사이클 보정 회로와 위상 추적 루프를 이용하여 체배 주파수의 듀티 사이클 에러를 보정할 수 있다. 0.18㎛ CMOS 공정을 이용한 시뮬레이션 결과에서, 제안된 DLL의 출력 위상 잡음은 800MHz의 입력 위상 잡음을 갖는 1GHz 입력 클록에 대하여 -13dB 이하로 개선된다. 또한, 40%∼60%의 듀티 사이클 에러를 갖는 1GHz 동작 주파수에서, 체배 주파수의 듀티 사이클 에러는 2GHz 체배 주파수에서 50±1%이하로 보정된다. | - |
dc.language | 한국어 | - |
dc.language.iso | ko | - |
dc.publisher | 대한전자공학회 | - |
dc.relation.isPartOf | 전자공학회논문지 - SD | - |
dc.subject | Delay-locked loop | - |
dc.subject | input phase noise | - |
dc.subject | duty-cycle correction | - |
dc.subject | multiple frequencies | - |
dc.title | 입력 위상 잡음 억제 및 체배 주파수의 듀티 사이클 보정을 위한 VCO/VCDL 혼용 기반의 다중위상 동기회로 | - |
dc.title.alternative | A Multiphase DLL Based on a Mixed VCO/VCDL for Input Phase Noise Suppression and Duty-Cycle Correction of Multiple Frequencies | - |
dc.type | Article | - |
dc.type.rims | ART | - |
dc.identifier.bibliographicCitation | 전자공학회논문지 - SD, v.47, no.11, pp.13 - 22 | - |
dc.identifier.kciid | ART001495168 | - |
dc.description.journalClass | 2 | - |
dc.citation.endPage | 22 | - |
dc.citation.number | 11 | - |
dc.citation.startPage | 13 | - |
dc.citation.title | 전자공학회논문지 - SD | - |
dc.citation.volume | 47 | - |
dc.contributor.affiliatedAuthor | 위재경 | - |
dc.contributor.affiliatedAuthor | 송인채 | - |
dc.identifier.url | https://www.kci.go.kr/kciportal/ci/sereArticleSearch/ciSereArtiView.kci?sereArticleSearchBean.artiId=ART001495168 | - |
dc.description.isOpenAccess | N | - |
dc.subject.keywordAuthor | Delay-locked loop | - |
dc.subject.keywordAuthor | input phase noise | - |
dc.subject.keywordAuthor | duty-cycle correction | - |
dc.subject.keywordAuthor | multiple frequencies | - |
dc.description.journalRegisteredClass | kci | - |
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
Soongsil University Library 369 Sangdo-Ro, Dongjak-Gu, Seoul, Korea (06978)02-820-0733
COPYRIGHT ⓒ SOONGSIL UNIVERSITY, ALL RIGHTS RESERVED.
Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.
You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.