소프트 에러 발생 시 자동 복구하는이중 코어 지연 락스텝 프로세서의 설계Design of a Delayed Dual-Core Lock-Step Processor with Automatic Recovery in Soft Errors
- Other Titles
- Design of a Delayed Dual-Core Lock-Step Processor with Automatic Recovery in Soft Errors
- Authors
- 김주호; 양성현; 이성수
- Issue Date
- Dec-2023
- Publisher
- 한국전기전자학회
- Keywords
- Delayed Lock-Step; Dual Modular Redundancy; Dual-Core Processor; System Reset; Core Recovery; Soft Error; Branch
- Citation
- 전기전자학회논문지, v.27, no.4, pp 683 - 686
- Pages
- 4
- Journal Title
- 전기전자학회논문지
- Volume
- 27
- Number
- 4
- Start Page
- 683
- End Page
- 686
- URI
- https://scholarworks.bwise.kr/ssu/handle/2018.sw.ssu/48942
- DOI
- 10.7471/ikeee.2023.27.4.683
- ISSN
- 1226-7244
2288-243X
- Abstract
- 본 논문에서는 차량 전자 시스템에서 소프트 에러와 공통 고장에 대응하기 위해 두 개의 코어를 지연 동작시킨 후 그 결과를 비교하는 D-DCLS(Delayed Dual Core Lock-Step) 프로세서를 설계하였다. D-DCLS는 어느 코어에서 에러가 발생했는지 알 수 없기때문에 각 코어를 에러가 발생하기 이전 시점으로 되돌려야 하는데 파이프라인 스테이지 상의 모든 중간 계산값을 되돌리기 위해서는 복잡한 하드웨어 수정이 필요하다. 본 논문에서는 이를 쉽게 구현하기 위해 분기 명령어가 실행될 때마다 모든 레지스터 값을버퍼에 저장해 두었다가 에러가 발생하면 저장된 레지스터 값을 복구한 후 ‘BX LR’ 명령어를 수행하여 해당 분기 시점으로 자동복구하도록 하였다. 제안하는 D-DCLS 프로세서를 Verilog HDL로 설계하여 에러가 감지되었을 때 자동으로 복구한 후 정상 동작하는 것을 확인하였다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - ETC > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.