Detailed Information
Cited 0 time in 
Cited 0 time in 
Cited 0 time in
Metadata Downloads
TSV 기반 3D IC Pre/Post Bond 테스트를 위한IEEE 1500 래퍼 설계기술IEEE 1500 Wrapper Design Technique for Pre/Post Bond Testing of TSV based 3D IC
- Other Titles
- IEEE 1500 Wrapper Design Technique for Pre/Post Bond Testing of TSV based 3D IC
- Issue Date
- Jan-2013
- Publisher
- 대한전자공학회
- Keywords
- TSV; at speed test; TSV timing defect; pad test; IEEE Std. 1500
- Citation
- 전자공학회논문지, v.50, no.1, pp.131 - 136
- Indexed
- KCI
- Journal Title
- 전자공학회논문지
- Volume
- 50
- Number
- 1
- Start Page
- 131
- End Page
- 136
- ISSN
- 2287-5026
- Abstract
- 칩 적층기술의 발달로 TSV(Through Silicon Via) 기반 3D IC가 개발되었다. 3D IC의 높은 신뢰성과 수율을 얻기 위해서는 pre-bond 와 post-bond 수준에서 다양한 TSV 테스트가 필수적이다. 본 논문에서는 pre-bond 다이의 TSV 연결부에서 발생하는 미세한 고장과 post-bond 적층된 3D IC의 TSV 연결선에서 발생하는 다양한 고장을 테스트할 수 있는 설계기술을 소개한다. IEEE 1500 표준 기반의 래퍼셀을 보완하여 TSV 기반 3D IC pre-bond 및 post-bond의 at speed test를 통하여 known-good-die와 무결점의 3D IC를 제작하고자 한다.
- Files in This Item
- Go to Link
- Appears in
Collections - COLLEGE OF COMPUTING > SCHOOL OF COMPUTER SCIENCE > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.