Detailed Information
Cited 0 time in 
Cited 0 time in 
Cited 0 time in
Metadata Downloads
천이 지연 고장 테스트를 위한 개선된 IEEE 1500 래퍼 셀 및 인터페이스 회로 설계Design of Enhanced IEEE 1500 Wrapper Cell and Interface Logic For Transition Delay Fault Test
- Other Titles
- Design of Enhanced IEEE 1500 Wrapper Cell and Interface Logic For Transition Delay Fault Test
- Issue Date
- Nov-2007
- Publisher
- 대한전자공학회
- Keywords
- Transition delay fault; SoC; IEEE 1500; IEEE 1149.1; wrapper (1013); Transition delay fault; SoC; IEEE 1500; IEEE 1149.1; wrapper (1013)
- Citation
- 전자공학회논문지 - SD, v.44, no.11, pp.109 - 118
- Indexed
- KCI
- Journal Title
- 전자공학회논문지 - SD
- Volume
- 44
- Number
- 11
- Start Page
- 109
- End Page
- 118
- ISSN
- 1229-6368
- Abstract
- SoC의 집적도와 동작 속도의 증가로 인하여 지연 고장 테스트의 중요성이 더욱 커지고 있다. 본 논문은 천이 지연 고장 테스트를 지원하는 개선된 IEEE 1500 래퍼 셀 구조와 IEEE 1149.1 TAP 제어기를 이용하기 위한 인터페이스 회로를 제시하고, 이를 이용한 테스트 방법을 제안 한다. 제안 하는 셀 구조는 한 번의 테스트 명령어를 이용하여 상승 지연 고장 테스트와 하강 지연 고장 테스트를 연속적으로 수행 할 수 기능을 유지하면서 기존의 셀 구조에 비하여 적은 면적 오버헤드를 가지며 테스트 시간을 줄일 수 있다. 또한 다른 클럭으로 동작하는 코어에 대한 테스트를 동시에 수행 할 수 있다.
- Files in This Item
- Go to Link
- Appears in
Collections - COLLEGE OF COMPUTING > SCHOOL OF COMPUTER SCIENCE > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.