고속 SoC를 위한 클락 듀티 보정회로의 설계Design of clock duty-cycle correction circuits for high-speed SoCs
- Other Titles
- Design of clock duty-cycle correction circuits for high-speed SoCs
- Authors
- 한상우; 김종선
- Issue Date
- 2013
- Publisher
- 한국산업정보학회
- Keywords
- 클록 듀티-싸이클 코렉터; SOC; 클록킹; 듀티-엠플리파이어; clock duty-cycle corrector; system-on-chip; clocking; duty-cycle amplifier
- Citation
- 한국산업정보학회논문지, v.18, no.5, pp.51 - 58
- Journal Title
- 한국산업정보학회논문지
- Volume
- 18
- Number
- 5
- Start Page
- 51
- End Page
- 58
- URI
- https://scholarworks.bwise.kr/hongik/handle/2020.sw.hongik/17579
- DOI
- 10.9723/jksiis.2013.18.5.051
- ISSN
- 1229-3741
- Abstract
- 본 논문에서는 고속 SoC 설계시 필요한 클록킹 회로의 핵심 소자인 클록 듀티 보정 회로 (Duty-Cycle Corrector: DCC)를 소개한다. 종래의 아날로그 피드백 DCC와 디지털 피드백 DCC의 구조와 동작에 대해 비교 분석한다. 듀티-보정 레인지의 확장과 동작 주파수 및 듀티-보정 정확도의 향상을 위해 아날로그와 디지털 DCC의 장점을 결합한 새로운 혼성-모드 피드백 DCC를 소개한다. 특히, 혼성-모드 DCC의 핵심 구성 회로인 듀티-앰프 (Duty-Cycle Amplifier: DCA)의 구조와 설계에 대해 자세히 소개한다. 싱글-스테이지 DCA와 투-스테이지 DCA 기반의 두 개의 혼성-모드 DCC가 각각 0.18-㎛ CMOS 공정으로 설계되었고, 투-스테이지 DCA기반 DCC가 더 넓은 듀티-보정 레인지와 더 적은 듀티-보정 에러를 갖고 있음을 증명하였다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - College of Engineering > School of Electronic & Electrical Engineering > 1. Journal Articles
![qrcode](https://api.qrserver.com/v1/create-qr-code/?size=55x55&data=https://scholarworks.bwise.kr/hongik/handle/2020.sw.hongik/17579)
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.